
- •Двнз «Чернівецький індустріальний коледж» архітектура комп’ютерів
- •Чернівці,
- •1.Історія розвитку обчислювальної техніки
- •2. Поняття про архітектуру еом. Принцип функціонування еом
- •38. Процесор векторного комп'ютера.
- •47. Функції арифметико-логічного пристрою. Способи обробки даних в арифметико-логічному пристрої
- •63. Частково-асоціативне відображення
- •82. Універсальна послідовна шина usb
- •1.Історія розвитку обчислювальної техніки
- •Покоління процесорів x86
- •Поняття архітектури і структурної організації комп’ютера
- •2. Поняття про архітектуру еом. Принцип функціонування еом Структура й принципи функціонування еом
- •3. Склад і призначення основних блоків
- •4. Архітектурні принципи Джона фон Неймана. Ненейманівські архітектури комп'ютерів
- •5. Апаратні і програмні засоби. Класифікація еом
- •Стандартні додатки Windows
- •Службові програми
- •Методи класифікації комп'ютерів.
- •Класифікація за призначенням
- •Великі еом (Main Frame)
- •МікроЕом
- •Персональні комп'ютери
- •Класифікація по рівню спеціалізації
- •Класифікація за розміром
- •Класифікація за сумісністю
- •6. Основні характеристики еом. Пк, особливості, класифікація, основні характеристики Основні характеристики пк
- •7. Персональні комп'ютери
- •8. Робочі станції. Багатотермінальні системи. Сервери
- •9. Кластерні комп'ютерні системи.
- •10. Суперкомп'ютери. Мікроконтролери. Спеціалізовані комп'ютери
- •11. Позиційні системи числення. Двійкові, вісімкові та шістнадцяткові числа
- •Двійкові, вісімкові та шістнадцяткові числа
- •12. Переведення чисел із системи числення з основою k у десяткову систему
- •13. Переведення чисел із десяткової системи у систему числення з основою k.
- •14. Прямий код. Обернений код. Доповняльний код. Способи представлення чисел
- •15. Числа з фіксованою комою. Числа із рухомою комою
- •16. Арифметичні операції. Ділення двійкових чисел
- •17. Арифметичні операції над двійковими числами у форматі з рухомою комою
- •18. Стандарт іеее-754. Розширений двійково-кодований десятковий код обміну ebcdic
- •19. Кодування алфавітно-цифрової інформації. Двійково-кодовані десяткові числа.
- •20. Американський стандартний код інформаційного обміну ascii. Стандарт кодування символів Unicode.
- •21. Кодування та виконання команд в комп'ютері
- •22. Виконання команд на рівні регістрів процессора.
- •23. Конвеєрне виконання команд
- •24. Класифікація архітектури комп'ютера за типом адресованої пам'яті.
- •25. Безпосередня адресація. Пряма адресація. Непряма адресація.
- •26. Відносна адресація. Базова адресація. Індексна адресація.
- •27. Сторінкова адресація. Неявна адресація. Стекова адресація. Використання стекової адресації.
- •28. Одношинна структура процесора.
- •29. Основні операції процесора. Вибірка слова з пам'яті. Запам'ятовування слова в пам'яті. Обмін даними між регістрами.
- •30. Багатошинна структура процесора.
- •31. Приклади виконання операцій в процесорі. Виконання операції додавання двох чисел.
- •32. Вимоги до процесора комп'ютера з простою системою команд. Базові принципи побудови процесора комп'ютера з простою системою команд.
- •33. Взаємодія процесора з пам'яттю в комп'ютері з простою системою команд.
- •34. Виконання команд в процесорі комп'ютера з простою системою команд. Фаза вибирання команди. Фаза декодування команди.
- •35. Конвеєрний процессор.
- •36. Мікродії ярусів конвеєрного процесора.
- •37. Суперскалярні процесори.
- •38. Процесор векторного комп'ютера.
- •39. Класифікація архітектури комп'ютера за рівнем суміщення опрацювання команд та даних.
- •40. Логічні операції.
- •1. Формальна логіка
- •2. Математична логіка
- •3. Програмування
- •41. Операція заперечення. Логічна 1. Логічне або. Виключне або.
- •42. Операції зсуву.
- •43. Операції відношення.
- •44. Арифметичні операції.
- •45. Операції обчислення елементарних функцій.
- •46. Операції перетворення даних.
- •47. Функції арифметико-логічного пристрою. Способи обробки даних в арифметико-логічному пристрої.
- •48. Елементарні операції арифметико-логічного пристрою.
- •49. Складні операції арифметико-логічного пристрою.
- •50. Структура арифметико-логічного пристрою.
- •51. Функції та методи побудови пристрою керування.
- •52. Пристрій керування з жорсткою логікою.
- •53. Пристрій керування на основі таблиць станів.
- •54. Пристрій мікропрограмного керування.
- •55. Порівняння пристроїв керування з жорсткою логікою та пристроїв мікропрограмного керування.
- •56 Ієрархічна організація пам'яті комп'ютера
- •57. Принцип ієрархічної організації пам'яті. Характеристики ефективності ієрархічної організації пам'яті
- •58. Кеш пам'ять в складі комп'ютера. Порядок взаємодії процесора і основної пам'яті через кеш пам'ять
- •59. Забезпечення ідентичності вмісту блоків кеш пам'яті і основної пам'яті
- •60. Функція відображення. Типи функцій відображення
- •61. Повністю асоціативне відображення
- •62. Пряме відображення
- •63. Частково-асоціативне відображення
- •64. Порядок заміщення блоків в кеш пам'яті з асоціативним відображенням
- •65. Підвищення ефективності кеш пам'яті
- •66. Статичний та динамічний розподіл пам'яті. Розподіл основної пам'яті за допомогою базових адрес
- •67. Віртуальна пам'ять. Сторінкова організація пам'яті
- •68. Основні правила сторінкової організації пам'яті. Реалізація сторінкової організації пам'яті
- •69. Апаратна реалізація сторінкової таблиці
- •70. Сегментна організація віртуальної пам'яті
- •71. Захист пам'яті від несанкціонованих звернень
- •72. Захист пам'яті за значеннями ключів
- •73. Кільцева схема захисту пам'яті
- •74. Архітектура системної плати
- •75. Синхронізація
- •76. Система шин
- •77. Особливості роботи шини
- •78. Характеристики шин пк
- •79. Шина pcmcia, vbl
- •80. Шина pci
- •82. Універсальна послідовна шина usb
- •83.Типи передач і формати інформації що передається
- •84. Шина scsi
- •85. Адресація пристроїв і передача даних
- •86. Система команд
- •87. Конфігурування пристроїв scsi
- •88. Ігровий адаптер Game-порт
- •89. Відеоадаптери
- •90. Послідовний інтерфейс. Сом-порт
- •91. Програмна модель сом-порта
- •92. Програмування послідовного зв’язку
- •93. Ініціалізація послідовного порта. Передача і прийом даних
- •95. Паралельний інтерфейс lpt-порт. Стандартний режим spp
- •96. Режим epp
- •97. Режим ecp
- •98. Узгодження режимів
- •99. Приклад програмування
- •100. Клавіатура
- •101. Під'єднання зовнішніх пристроїв до комп'ютера
- •102. Розпізнавання пристроїв введення-виведення
- •103. Методи керування введенням-виведенням
- •104. Програмно-кероване введення-виведення.
- •105. Система переривання програм та організація введення-виведення за перериваннями
- •106. Прямий доступ до пам'яті. Введення-виведення під керуванням периферійних процесорів
- •107. Мультиплексний та селекторний канали введення-виведення
- •108. Використання принципів паралельної обробки інформації в архітектурі комп'ютера
- •109. Вибір кількості процесорів в багатопроцесорній системі
- •110. Багатопотокова обробка інформації. Окр
- •111. Класифікація Шора. Класифікація Фліна
- •112. Типи архітектур систем окмд. Типи архітектур систем мкмд
- •113.Організація комп'ютерних систем із спільною пам'яттю
- •114. Організація комп'ютерних систем із розподіленою пам'яттю
- •115. Комунікаційні мережі багатопроцесорних систем
76. Система шин
Основне завдання шин - об'єднати в єдину систему різноманітну номенклатуру модулів, забезпечивши їх високопродуктивну належну роботу. Під належною роботою слід розуміти виконання умови відкритості (extensibility), сумісності (compatibility), однотипності (repeatability), гнучкості flexibility), надійності (reliability), ремонтопридатності (repairability), ефективності та інших, загальносистемних вимог.
Виконання даних умов означає:
- Відкритість - можливість розширювати, модернізувати одні рівні системи без порушення інших;
- Сумісність - системи з різним виконанням окремих підсистем повинні бути взаємозамінні, сумісність повинна виконуватися на рівні hardware і software;
- Однотипності - модернізація системи не повинна приводити до необхідності замінювати використовувані раніше типи пристроїв;
- Гнучкість - можливість підключення різних підсистем, пристроїв без порушення функціонування існуючих систем;
- Надійність-будь-яка модернізація системи не повинна приводити до зниження надійності, тобто при модернізації слід передбачати певну структурну надмірність;
- Ремонтопридатність - модернізація системи не повинна приводити до конструктивних змін, ускладнює її експлуатацію;
- Ефективність - виконання перерахованих вище умов повинно бути економічно виправданим.
Суть всіх цих вимог можна сформулювати так: заміна одних шин іншими не повинна супроводжуватися появою архітектурних обмежень. На практиці таке буває рідко. Для ПК однією з суттєвих неприємностей є необхідність застосовувати іншу периферію при використанні інших шин розширення.
Шини можна розглядати як "хребет" обчислювальної середовища. Практично про комп'ютер, як про ефективну обчислювальної системі, можна говорити тільки при наявності належного узгодження між мікропроцесором, пам'яттю і комунікаційними магістралями.
Наявність істотних відмінностей в продуктивності між різними модулями призвело до необхідності використовувати в сучасних ПК систему шин, замість однієї''загальної "шини.
77. Особливості роботи шини
У різних шин організація роботи різна. Однак при цьому ряд положень використовуються загальні. Насамперед відзначимо, що загальна організація роботи шини може бути представлена як сукупність механізмів, кожен з яких виконує цілком певну функцію передачі інформації, наприклад, читання з пам'яті, читання з порту, запис в пам'ять, запис в порт і т.д. Безліч таких механізмів кінцеве, але їх тим більше, чим складніша і різнорідною структура комп'ютера (комп'ютер має ієрархічну пам'ять, розвинені системи переривань і захисту, реалізує мультипроцесорний і мультизадачності режими та ін.) Можна уявити організацію управління роботою шини, як перехід від виконання одного механізму до іншого.
Початок реалізації конкретного механізму пов'язане з установкою стану шини. Для цієї мети серед шин управління є сукупність сигналів (ліній), які визначають напрямок передачі сигналів (запис або читання), характер переданої інформації (дані або команди), її інформаційну структуру (1-/2-/4-/8-/16 - байтним, пакетна структура), місце звернення (до пам'яті, кеш-пам'яті, до портів вводу-виводу) та ін У відповідність з вибраним станом встановлюється організація використання шини адреси і шини даних. Час, займане виконанням окремого механізму, називається циклом шини. Таким чином для різних механізмів тривалість (довжина) циклів шин різна. Довжина циклу залежить не тільки від особливостей виконуваної передачі, а й від готовності пристроїв брати участь у цій передачі. Будь неготовність буде призводити до затягування відповідних циклів шини. Таким чином тривалість циклу шини є випадковою величиною, а його початок і кінець є асинхронними. Механізм управління шиною повинен мати засоби формування початку циклу, його ведення і закінчення циклу. Природно, що у різних шин ці кошти можуть бути різні.
Для спрощення управління шиною довжина циклу складається з тимчасових квантів однаковій тривалості (задаються сигналами синхронізації шини), званих тактом шини, тобто довжина циклу завжди кратна числу тактів шини. Під час будь-якого такту циклу шини виконуються цілком певні дії. Ці дії можна розбити на дві групи: встановлення стану шини і виконання команд, запропонованих реалізованим механізмом передачі даних.
У встановленні стану шини можна відзначити два тимчасових інтервали - час формування сигналів стану і час їх фіксації. У період формування сигналів стану на лініях шини вони можуть з'являтися в різні моменти. У цей період сигнали вважаються недостовірними і вони не використовуються для управління.
Період формування можна розглядати як необхідний час затримки для закінчення перехідних процесів сигналів стану. Закінчується цей період спеціальним стробом, який відзначає початок періоду фіксації. Тепер сигнали достовірні і їх можна використовувати для реалізації логіки ухвалення рішення. Тимчасовий такт, в якому розташовується стробирующий сигнал початку фіксації називається тактом стану і позначається Т1. На встановлення стану відводиться тільки один перший такт циклу шини - такт стану Т1.
Виконання команд відбувається в період інших тактів, які позначаються Т2. Мінімальна кількість (п) цих тактів один. При п> = 2 всі такти Т2, крім останнього, вважаються тактами очікування і тільки в період останнього такту фіксується закінчення виконуваного циклу шини. Після цього може заново формуватися такт Т1 наступного циклу шини або бути холосте стан, тривалість якого теж кратна тактам шини, що позначаються ть Таким чином перехід від виконання одного механізму передачі до іншого може визначатися переходом від Т2 до Т1 або переходом від Т \ к Т1. Послідовність механізмів передачі може бути представлена у вигляді (записано п'ять циклів шини):
Т1Т1Т2 ... Т2Т1Т2Ть .. т1Т2Ть .. Т1Т1Т2 ... Т2Т1Т1Т2Т1 і т.д.
Єдиний в циклі шини такт Т2 називається командним тактом. Мінімальна тривалість циклу шини складає два такти. Чим коротше довжина циклу шини, тим продуктивніше працює комп'ютер. Використовуються різні апаратні режими ущільнюючі цикли шин, наприклад, конвейеризация шин дозволяє почати виконувати наступний цикл до завершення попереднього. Попереднє початок обробки наступного циклу збільшує період перебування сигналів шини у фіксованому стані, що спрощує вимоги до швидкості реакції пристроїв і забезпечує більш надійну роботу ліній шини.
Розглянемо особливості поведінки сигналів на лініях шини в період тактів Т1 і Т2, Вище зазначалося, що в період такту состояформіруется стан шини. У цей період на шинах адреси повинен бути виставлений адресу звернення. Дія конвейеризации призводить до появи цієї адреси перед тактом Т1. Для двотактних циклів шини в період такту Т2 попереднього циклу шини повинен з'явитися на шині адреси наступну адресу. На шині даних дані, що визначаються виконуваної командою, з'являються в період командного такту Т2. Може виникнути ситуація, коли до моменту появи даних на шинах адреси буде виставлений іншу адресу, що стане причиною збою.
Виникає необхідність розв'язати стан шини з реально використовуваним адресою. Для цього вводиться елемент засувки, який фіксує (запам'ятовує) виставлений на шині адресу. Засувка управляється стробом, який надходить в такті Т1. Застосування засувки дозволяє зафіксувати для обслуговування необхідну адресу. Засувка є буфером адреси, наприклад, між шинами А та БА, між шинами А і Ьа, між шинами 8А і ХА. Типова тимчасова діаграма роботи шини представлена на рис. 2.2.
Як видно з малюнка, є періоди, коли на шині даних можуть бути недостовірні дані. Тому і для даних потрібна організація розв'язки. Так як по шині даних інформація передається в обох напрямках, то використовуються потужні приемопередатчики, які кроменія Т1 тимчасової розв'язки виконують узгодження підключених пристроїв по потужності. Приймачіпередавачі служать буферами, наприклад, між шинами О и 80, шинами 80 и МО
Пакетний режим передачі. При пакетній передача адреса передається один раз, після чого передається пакет даних з лінійно-зростаючими адресами. Кількість циклів даних в пакеті заздалегідь не визначено, але перед останнім циклом ініціатор обміну при введеному сигналі дозволу обміну (IRDY #) знімає спеціальний сигнал пакетної передачі (FRAME #). Після останньої фази даних ініціатор знімає сигнал 1RDY # і шина переходить у стан спокою. Пакетний режим є стандартним режимом роботи шини PCI. Рис. 2.3. ілюструє роботу шини PCI в пакетному режимі.
Конвеєризація звернень до пам'яті. Даний режим використовується в сучасних високошвидкісних шинах (АВР). При не конвейеризированих зверненнях шини під час реакції пам'яті на запит шина простоює. Конвеєрний доступ дозволяє в цей час передавати такі запити, а потім отримати щільний потік відповідей (переданих даних). Специфікація AGP передбачає можливість постановки в чергу до 256 запитів, при цьому підтримує дві пари черг для операцій запису і читання пам'яті з високим і низьким пріоритетом.
Здвоєні передачі даних забезпечують підвищення пропускної здатності шини в 2 рази без зміни тактовою частоти шини. Суть здвоєною передачі даних в тому, що блоки даних передаються як по фронту, так і по спаду сигналу синхронізації (використовується в AGP і в шині АТА в режимі Ultra DMA-33).