
- •Двнз «Чернівецький індустріальний коледж» архітектура комп’ютерів
- •Чернівці,
- •1.Історія розвитку обчислювальної техніки
- •2. Поняття про архітектуру еом. Принцип функціонування еом
- •38. Процесор векторного комп'ютера.
- •47. Функції арифметико-логічного пристрою. Способи обробки даних в арифметико-логічному пристрої
- •63. Частково-асоціативне відображення
- •82. Універсальна послідовна шина usb
- •1.Історія розвитку обчислювальної техніки
- •Покоління процесорів x86
- •Поняття архітектури і структурної організації комп’ютера
- •2. Поняття про архітектуру еом. Принцип функціонування еом Структура й принципи функціонування еом
- •3. Склад і призначення основних блоків
- •4. Архітектурні принципи Джона фон Неймана. Ненейманівські архітектури комп'ютерів
- •5. Апаратні і програмні засоби. Класифікація еом
- •Стандартні додатки Windows
- •Службові програми
- •Методи класифікації комп'ютерів.
- •Класифікація за призначенням
- •Великі еом (Main Frame)
- •МікроЕом
- •Персональні комп'ютери
- •Класифікація по рівню спеціалізації
- •Класифікація за розміром
- •Класифікація за сумісністю
- •6. Основні характеристики еом. Пк, особливості, класифікація, основні характеристики Основні характеристики пк
- •7. Персональні комп'ютери
- •8. Робочі станції. Багатотермінальні системи. Сервери
- •9. Кластерні комп'ютерні системи.
- •10. Суперкомп'ютери. Мікроконтролери. Спеціалізовані комп'ютери
- •11. Позиційні системи числення. Двійкові, вісімкові та шістнадцяткові числа
- •Двійкові, вісімкові та шістнадцяткові числа
- •12. Переведення чисел із системи числення з основою k у десяткову систему
- •13. Переведення чисел із десяткової системи у систему числення з основою k.
- •14. Прямий код. Обернений код. Доповняльний код. Способи представлення чисел
- •15. Числа з фіксованою комою. Числа із рухомою комою
- •16. Арифметичні операції. Ділення двійкових чисел
- •17. Арифметичні операції над двійковими числами у форматі з рухомою комою
- •18. Стандарт іеее-754. Розширений двійково-кодований десятковий код обміну ebcdic
- •19. Кодування алфавітно-цифрової інформації. Двійково-кодовані десяткові числа.
- •20. Американський стандартний код інформаційного обміну ascii. Стандарт кодування символів Unicode.
- •21. Кодування та виконання команд в комп'ютері
- •22. Виконання команд на рівні регістрів процессора.
- •23. Конвеєрне виконання команд
- •24. Класифікація архітектури комп'ютера за типом адресованої пам'яті.
- •25. Безпосередня адресація. Пряма адресація. Непряма адресація.
- •26. Відносна адресація. Базова адресація. Індексна адресація.
- •27. Сторінкова адресація. Неявна адресація. Стекова адресація. Використання стекової адресації.
- •28. Одношинна структура процесора.
- •29. Основні операції процесора. Вибірка слова з пам'яті. Запам'ятовування слова в пам'яті. Обмін даними між регістрами.
- •30. Багатошинна структура процесора.
- •31. Приклади виконання операцій в процесорі. Виконання операції додавання двох чисел.
- •32. Вимоги до процесора комп'ютера з простою системою команд. Базові принципи побудови процесора комп'ютера з простою системою команд.
- •33. Взаємодія процесора з пам'яттю в комп'ютері з простою системою команд.
- •34. Виконання команд в процесорі комп'ютера з простою системою команд. Фаза вибирання команди. Фаза декодування команди.
- •35. Конвеєрний процессор.
- •36. Мікродії ярусів конвеєрного процесора.
- •37. Суперскалярні процесори.
- •38. Процесор векторного комп'ютера.
- •39. Класифікація архітектури комп'ютера за рівнем суміщення опрацювання команд та даних.
- •40. Логічні операції.
- •1. Формальна логіка
- •2. Математична логіка
- •3. Програмування
- •41. Операція заперечення. Логічна 1. Логічне або. Виключне або.
- •42. Операції зсуву.
- •43. Операції відношення.
- •44. Арифметичні операції.
- •45. Операції обчислення елементарних функцій.
- •46. Операції перетворення даних.
- •47. Функції арифметико-логічного пристрою. Способи обробки даних в арифметико-логічному пристрої.
- •48. Елементарні операції арифметико-логічного пристрою.
- •49. Складні операції арифметико-логічного пристрою.
- •50. Структура арифметико-логічного пристрою.
- •51. Функції та методи побудови пристрою керування.
- •52. Пристрій керування з жорсткою логікою.
- •53. Пристрій керування на основі таблиць станів.
- •54. Пристрій мікропрограмного керування.
- •55. Порівняння пристроїв керування з жорсткою логікою та пристроїв мікропрограмного керування.
- •56 Ієрархічна організація пам'яті комп'ютера
- •57. Принцип ієрархічної організації пам'яті. Характеристики ефективності ієрархічної організації пам'яті
- •58. Кеш пам'ять в складі комп'ютера. Порядок взаємодії процесора і основної пам'яті через кеш пам'ять
- •59. Забезпечення ідентичності вмісту блоків кеш пам'яті і основної пам'яті
- •60. Функція відображення. Типи функцій відображення
- •61. Повністю асоціативне відображення
- •62. Пряме відображення
- •63. Частково-асоціативне відображення
- •64. Порядок заміщення блоків в кеш пам'яті з асоціативним відображенням
- •65. Підвищення ефективності кеш пам'яті
- •66. Статичний та динамічний розподіл пам'яті. Розподіл основної пам'яті за допомогою базових адрес
- •67. Віртуальна пам'ять. Сторінкова організація пам'яті
- •68. Основні правила сторінкової організації пам'яті. Реалізація сторінкової організації пам'яті
- •69. Апаратна реалізація сторінкової таблиці
- •70. Сегментна організація віртуальної пам'яті
- •71. Захист пам'яті від несанкціонованих звернень
- •72. Захист пам'яті за значеннями ключів
- •73. Кільцева схема захисту пам'яті
- •74. Архітектура системної плати
- •75. Синхронізація
- •76. Система шин
- •77. Особливості роботи шини
- •78. Характеристики шин пк
- •79. Шина pcmcia, vbl
- •80. Шина pci
- •82. Універсальна послідовна шина usb
- •83.Типи передач і формати інформації що передається
- •84. Шина scsi
- •85. Адресація пристроїв і передача даних
- •86. Система команд
- •87. Конфігурування пристроїв scsi
- •88. Ігровий адаптер Game-порт
- •89. Відеоадаптери
- •90. Послідовний інтерфейс. Сом-порт
- •91. Програмна модель сом-порта
- •92. Програмування послідовного зв’язку
- •93. Ініціалізація послідовного порта. Передача і прийом даних
- •95. Паралельний інтерфейс lpt-порт. Стандартний режим spp
- •96. Режим epp
- •97. Режим ecp
- •98. Узгодження режимів
- •99. Приклад програмування
- •100. Клавіатура
- •101. Під'єднання зовнішніх пристроїв до комп'ютера
- •102. Розпізнавання пристроїв введення-виведення
- •103. Методи керування введенням-виведенням
- •104. Програмно-кероване введення-виведення.
- •105. Система переривання програм та організація введення-виведення за перериваннями
- •106. Прямий доступ до пам'яті. Введення-виведення під керуванням периферійних процесорів
- •107. Мультиплексний та селекторний канали введення-виведення
- •108. Використання принципів паралельної обробки інформації в архітектурі комп'ютера
- •109. Вибір кількості процесорів в багатопроцесорній системі
- •110. Багатопотокова обробка інформації. Окр
- •111. Класифікація Шора. Класифікація Фліна
- •112. Типи архітектур систем окмд. Типи архітектур систем мкмд
- •113.Організація комп'ютерних систем із спільною пам'яттю
- •114. Організація комп'ютерних систем із розподіленою пам'яттю
- •115. Комунікаційні мережі багатопроцесорних систем
74. Архітектура системної плати
Системна, або материнська, плата персонального комп'ютера (System board або Mother board) є основою системного блоку, що визначає архітектуру і продуктивність комп'ютера. На ній встановлюються такі обов'язкові компоненти:
- Процесор (и) і співпроцесор.
- Пам'ять: постійна (ROM або Flash BIOS), оперативна (DRAM), кеш (SRAM).
- Обов'язкові системні засоби введення / виводу.
- Інтерфейсні схеми та роз'єми шин розширення.
- Кварцовий генератор синхронізації зі схемою формування скидання системи по сигналу PowerGood від блоку живлення або кнопки RESET.
Додаткові стабілізатори напруги живлення для низьковольтних процесорів VRM (Voltage Regulation Module).
Крім цих суто обов'язкових засобів, на більшості системних плат встановлюють і контролери інтерфейсів для підключення гнучких і жорстких дисків (гое, SCSI), графічний адаптер, аудіо-канал, а також адаптери СОМ-і LPT-портів, «миші» та інші. Контролери, які потребують інтенсивного обміну даними (гое, SCSI, графічний адаптер), використовують переваги локального підключення до шини процесора. Мета розміщення інших контролерів на системній платі ~ скорочення загального числа плат комп'ютера.
Системні плати перших PC, виконаних на процесорах 8088/86, крім процесора містили кілька периферійних БІС (контролери переривань, прямого доступу до пам'яті, контролер шини) і сполучну логіку на мікросхемах малої і середньої ступені інтеграції.
Сучасні плати виконуються на основі чіпсетів (Chipset) - наборів з декількох БІС, що реалізують всі необхідні функції зв'язку основних компонентів - процесора, пам'яті та шин розширення. Чіпсет визначає можливості застосування різних типів процесорів, основний і кеш-пам'яті і ряд інших характеристик системи, що визначають можливості її модернізації. Його тип істотно впливає і на продуктивність - при однакових встановлених компонентах продуктивність комп'ютерів, зібраних на різних системних платах - читай, чіпсетах, - може відрізнятися на 30%.
Сучасні чіпсети забезпечують сумісність встановлюються на системну плату модулів і дозволяють під час POST виконувати автоматичну ідентифікацію типів (а в деяких випадках і швидкість - наприклад ОЗУ) встановлених компонент
75. Синхронізація
Основний тактовий генератор системної плати виробляє високостабільні імпульси опорної частоти, використовуваної для синхронізації процесора, системної шини та шин введення / виводу. Стандартні частоти генератора: 4,77, 6, 8, 10, 12, 16, 20, 25, 33,3, 40, 50, 60,
66,6, 75, 83,100 МГц і вище.
Оскільки швидкодія різних компонентів (процесора, пам'яті, адаптерів для шин ISA, EISA, VLB, PCI) істотно розрізняється, в комп'ютерах на процесорах класу 486 і старше застосовується розподіл опорної частоти для синхронізації шин введення / виводу і внутрішнє множення частоти в процесорах. Розрізняють такі частоти:
- Host Bus Clock - частота системної шини (зовнішня частота шини процесора). Ця частота є опорною для всіх інших.
- CPU Clock, або Core Speed - внутрішня частота процесора, на якій працює його обчислювальне ядро. Сучасні технології дозволили істотно підвищити граничні частоти інтегральних компонентів, у зв'язку з чим широко застосовується внутрішнє множення частоти на 1,5,2,2,5, 3,3,5,4 і деякі інші значення.
- PCI Bus Clock - частота шини PCI, яка повинна становити 25-33,3 МГц (специфікація PCI-2.1 допускає частоту до 66,6 МГц). Вона забезпечується поділом Host Bus Clock на 2 (рідше на 3).
- VLB Bus Clock - частота шини VLB, обумовлена аналогічно PCI Bus Clock. Плати з шиною VLB зазвичай мають джампер, перемикається в залежності від того, чи перевищує системна частота значення 33,3 МГц.
- ISA Bus Clock, або ATCLK - частота шини ISA, яка повинна бути близька до 8 МГц. Вона зазвичай задається в BIOS Setup через коефіцієнт розподілу системної частоти.
Крім цих тактових частот на системній платі присутні і інші
- Для синхронізації СОМ-портів, CMOS-годин, таймера, НГМД та інших периферійних адаптерів.