1 Этап. Составление логического уравнения.

Выбираем в табл. 4 строки для которых F=1 (строки 4, 6, 8). Функция F истинна, если входные переменные имеют значения, соответствующие любой из этих строк. Сформулируем это словесно: «Функция F истинна (равна 1), когда истинны: не Х1 и Х2 и Х3 (4-я строка) или Х1 и не Х2 и Х3 (6-я строка) или Х1 и Х2 и Х3 ( 8-я строка)». А теперь заменим «не» на знак операции НЕ, «и» на знак операции И, а «или» на знак операции ИЛИ. Получим:

(6)

2 этап. Минимизация функции. Можно создать логическое устройство, которое непосредственно реализует уравнение (6). Для этого необходимо дважды выполнить операцию инверсии с помощью двух элементов НЕ, трижды выполнить операцию конъюнкции на трех трехвходовых элементах И, затем выполнить операцию дизъюнкции на одном трехвходовом элементе ИЛИ. Всего потребуется шесть элементов.

Выражение (6) можно упростить. Для этого воспользуемся картой Карно на рис.9, а, заполнив единицами клетки, соответствующие трем слагаемым в уравнении (6).

Склейка карты дает:

. (7)

3 этап. Составление логической схемы. Функция (7) содержит две операции: ИЛИ и И. В соответствии с этим составляем схему логического устройства, соединяя элементы между собой таким образом, чтобы соблюдалась последовательность выполнения логических операций (рис. 9, б).

Таким образом, мы убедились, какие возможности дает минимизация логической функции на карте Карно для упрощения схемных решений логических устройств.

4 этап. Перевод схемы в универсальный базис. При проектировании логических устройств стремятся использовать ограниченную номенклатуру логических элементов. В частности, любое устройство может быть реализовано исключительно на элементах И-НЕ или ИЛИ-НЕ, которые по этой причине называются функционально полными (каждый образует функционально полный (универсальный) базис).

Рассмотрим порядок перевода схемы, полученной в предыдущем примере, в универсальный базис И-НЕ.

Воспользуемся правилом двойного отрицания

(8)

и теоремой де Моргана

(9)

и выполним преобразования

. (10)

Схемная реализация полученной функции показана на рис. 10.

Триггеры. В импульсной и цифровой технике широко используются функциональные узлы, способные сохранять двоичную информацию (состояния «0» или «1») после окончания действия входных сигналов. Такие функциональные узлы называются триггерами. Указанное свойство триггера обусловлено тем, что факторами, определяющими его состояние, являются не только комбинации внешних управляющих сигналов, подаваемых на входы, но и сигналы самого триггера (сигналы обратной связи).

По способу управления триггеры подразделяют на асинхронные и синхронные (тактируемые). В асинхронных триггерах переключение из одного состояния в другое происходит непосредственно с поступлением сигнала на информационные входы. В тактируемых триггерах помимо информационных входов имеется вход тактовых импульсов. Их переключение производится только при наличии разрешающего (тактового) импульса.

Триггеры применяют при построении более сложных функциональных устройств: счетчиков импульсов, регистров и т. д.

По выполняемой функции различают триггеры типов R-S, D, T, J-K и др. Асинхронные R-S-триггеры являются простейшими и получили широкое распространение в импульсной технике. В частности, они служат основой триггеров других типов.

На рис. 11, а, б приведены структурная схема и условное графическое обозначение R-S-триггера на логических элементах И-НЕ. Схема имеет два выхода: -прямой, - инверсный.

Триггер характеризуется двумя основными состояниями: единичным и нулевым. Единичному состоянию соответствуют =1 и =0; нулевому - =0, =1.

По входу напряжением низкого уровня (нулем) производится установка триггера в единичное состояние, а по входу также нулем - установка в нулевое (исходное) состояние. Этому соответствуют обозначения входов и название триггера: S - set (установка), R - reset (возвращение в исходное состояние).

Принцип действия триггера иллюстрируется таблицей переключений на рис. 11, в, где указаны значения входных сигналов и , подаваемых во временном такте t_n, и состояния триггера в следующем такте t_n+1, возникающие в результате их воздействия.

При и триггер устанавливается в единичное состояние и . Присутствие нуля на входе элемента И-НЕ Э₁ (см. рис. 11, а) не зависимо от сигнала на втором входе однозначно определяет состояние его выхода как единичное. Две единицы поступают на входы элемента И-НЕ Э₂, что обеспечивает на его выходе нулевое состояние.

При и триггер устанавливается в нулевое состояние. Причем, первым переключается элемент Э₂ в единичное состояние, так как оно определяется только одним нулем на входе. Далее двумя единицами на входах элемент Э₁ переводится в нулевое состояние.

Таким образом, можно отметить, что в схеме триггера первым переключается элемент с нулем на входе и, активным уровнем входных переключающих сигналов, является нулевой уровень. По этой причине входы триггера на схемах (рис. 11, б) отмечают кружками (инверсией).

При подаче на входы триггера сигналов и переключение его состояния не происходит, так как на входах отсутствует активный уровень. Триггер сохраняет свое предыдущее состояние (нулевое или единичное) , в чем можно убедиться, проанализировав состояния входов и выходов логических элементов Э₁ и Э₂. Принято считать, что при указанной комбинации входных сигналов триггер находится в состоянии хранения ранее записанной информации.

При и состояние триггера оказывается неопределенным, так как на выходах логических элементов Э₁ и Э₂ устанавливаются единицы, что не соответствует ни единичному ни нулевому состоянию триггера. По этой причине в схемах, где используется триггер, не допускают подобной комбинации сигналов на входах, считая ее запрещенной.

На рис.12 приведена структурная схема асинхронного R-S-триггера на основе логических элементов ИЛИ-НЕ. В отличие от предыдущей схемы триггер управляется не нулевыми, а единичными сигналами на входах, так как состояния элементов ИЛИ-НЕ однозначно определяются единицей, подаваемой хотя бы на один вход. Для этой схемы запрещенной является комбинация входных сигналов S=R=1. Работу схемы иллюстрирует таблица переключений и временные диаграммы, приведенные на рис. 12, в, г.

На рис. 13, а, б приведены структурная схема, условное графическое изображение синхронного (тактируемого) R-S-триггера (RST-триггер) на элементах И-НЕ и временная диаграмма, поясняющая его работу. Переключения в тактируемом триггере возможны лишь при наличии разрешающего сигнала (импульса тактов), подаваемого на вход Т. Эта особенность схемы связана с применением на входах асинхронного R-S-триггера двух управляющих элементов И-НЕ (Э1, Э2). Принцип действия схемы иллюстрируют временные диаграммы, приведенные на рис.13,в.

При Т=0 и любых значениях сигналов на других входах на выходах элементов D₁, D₂ присутствует логическая единица. Состояние R-S-триггера на элементах D₃, D₄ остается без изменения. При Т=1 комбинацией S=1 и R=0 триггер устанавливается в единичное, а комбинацией S=0 и R=1 - в нулевое состояния. Комбинация сигналов Т=1, S=1 и R=1 является запрещенной.

D –триггеры (Рис. 10.14). Для приема информации по одному входу используются D –триггеры (от англ. Delay – задержка). D –триггер (см. рис. 10.14, в) переходит в состояние «1» (Q=1), если в момент прихода синхронизирующего сигнала (С=1) на его информационном входе сигнал «1» (D=1). В этом состоянии триггер остается и после окончания сигнала на входе D до прихода очередного синхронизирующего сигнала, возвращающего триггер в состояние «0». Таким образом, D –триггер «задерживает» поступившую на его вход информацию на время, равное периоду синхронизирующих сигналов.

Кроме R-S-триггеров, широко применяются также D-, T- и J-K-триггеры [1,2,3].