- •1. Понятие интегральной схемы:
- •2. Составляющие стоимости ис и пути ее уменьшения
- •3. Типы интегральных схем по технологическому признаку:
- •4. Классификация ис по степени интеграции.
- •Типы выходов ис (с открытым коллектором, с открытым эмиттером, с тремя состояниями).
- •Базовый элемент транзисторно-транзисторной логики (принципиальная схема, работа элемента). Каким состоянием выходного каскада ис определяется нагрузочная способность элемента ис ттл?
- •1. Базовый элемент транзисторно-транзисторной логики
- •Базовый элемент ис на транзисторах Шотки (принципиальная схема, отличия от классических ттл). Почему в выходном каскаде ттл ис возникают броски тока и как с ними бороться?
- •1. Базовый элемент ис диодно-транзисторных схем на диодах и транзисторах Шотки
- •5. Подключение неиспользуемых логических элементов и входов ис ттл. Снижение нагрузок на выходах логических элементов. Подключение светодиодов.
- •2. Неиспользуемые логические элементы
- •Цифровые ис на n-moп и p-моп структурах (принципиальная схема инвертора, работа; принципиальная схема базового элемента, его работа).
- •1. Цифровые ис на n-moп структурах
- •Цифровые ис на кмоп-структурах (принципиальная схема инвертора и его работа; принципиальная схема элемента или-не и его работа). Особенности применения ис кмоп.
- •1. Цифровые ис на кмоп-стуктурах
- •Достоинства и недостатки ис кмоп. Согласование ис ттл-уровней с ис кмоп, ис кмоп с ис ттл-уровней.
- •1. Достоинства и недостатки ис кмоп
- •2. Согласование ис ттл-уровней с ис кмоп, ис кмоп с ис ттл-уровнй
- •Сумматоры групповой структуры (групповой сумматор с цепным переносом, сумматор с условным переносом, сумматор с параллельным и межгрупповым переносом).
- •1.. Сумматоры групповой структуры
- •Реализация мультиплексоров (назначение, таблица функционирования, мультиплексная формула, реализация мультиплексора 4-1 на элементах и-не).
- •Схемотехническая реализация двоичных дешифраторов (описание функционирования, обозначение на функциональной схеме, схема дешифратора 3-8 на элементах и).
- •Матричные умножители (математические выражения, схема множительно-суммирующего блока для четырехразрядных сомножителей, увеличение разрядности до 4х4 из двух 4х2).
- •Организация контроля правильности функционирования устройств обработки данных (контроль чётности, мажоритарные схемы голосования, код Хэмминга – принципиальные схемы, таблицы функционирования).
- •Асинхронный и синхронный (тактируемый) rs-триггеры (схемы на элементах и-не, или-не, таблицы функционирования и временные диаграммы, время задержки).
- •Классификация, краткое описание и таблицы функционирования триггеров.
- •Последовательные сдвигающие регистры.
- •Двоичные счетчики.
Двоичные счетчики.
Счётчики предназначены для регистрации числа поступивших на счётчик сигналов и деления частоты. В них выполняются и такие микрооперации как установка в исходное состояние, хранение и выдача слов.
Счётчик характеризуется модулем счёта М (тоже самое, что и коэффициент пересчёта К). Счётчик переходит из состояния в состояние при поступлении входных сигналов, после каждых М сигналов счётчик возвращается к началу цикла.
Двоичные (М=2n), где n – разрядность счётчика;
Структуру двоичного счётчика можно получить эвристическим путём или методом формального синтеза. Работа счётчика задаётся таблицей истинности (табл. 4.1), каждое состояние кодируется двоичным числом от 0 до М-1.
Триггер младшего разряда должен переключаться от одного входного сигнала. Триггер разряда Q1 должен переключаться через 2 входных сигнала, а Q2 через 4 (рис. 4.8). Поскольку частота переключения снижается вдвое, поэтому триггер может быть построен как цепочка последовательных Т-триггеров. Далее старший разряд должен изменяться при переключении младшего разряда из 1 в 0.
Представление счётчика цепочкой Т-триггеров справедливо как для суммирующего, так и для вычитающего вариантов, поскольку закономерность по соотношению частот переключения разрядов сохраняется как при просмотре таблицы сверху вниз (прямой счёт), так и снизу вверх (обратный счёт). Различия при этом состоят в направлении переключения предыдущего разряда, вызывающего переключение следующего. При прямом счёте следующий разряд переключается при переходе предыдущего в направлении от 1 к 0, а при обратном – при переключении от 0 к 1, то есть различие заключается в разном подключении входов триггеров к выходам предыдущих (рис. 4.9).
Полученные структуры относят к асинхронным счетчикам, т.к. в них каждый триггер переключается выходными сигналом предыдущего, и эти переключения происходят не одновременно.
