1.1. Структурная схема бис кр580вв51
Структурная схема БИС КР580ВВ51 показана на рис. 3. Универсальный синхронно-асинхронный приемопередатчик условно можно разбить на три блока: управления, приема и передачи.
Блок управления. В блок управления входят: регистры ввода и вывода; схема управления чтением-записью; регистры управляющего слова режима, синхросимволов 1 и 2, управляющего слова приказа, слова состояния и схема управления и синхронизации.
Буфер шины данных. Через двунаправленный буфер шины данных (ШД) происходит обмен управляющими словами и данными между МП и БИС.
Схема управления чтением-записью. Подавая управляющие сигналы, МП производит выбор регистров БИС для записи в них информации или чтения.
Регистр управляющего слова режима. В этот регистр сигналом WR микропроцессор загружает управляющее слово режима (рис. 4), с помощью которого задаются синхронный или асинхронный режимы работы, количество разрядов в передаваемом (принимаемом) коде данных, контроль по четности (нечетности), длительность стоп-бита, коэффициент деления частоты синхроимпульсов RxC, TxC в асинхронном режиме, а также внешняя или внутренняя синхронизация и число синхросимволов в синхронном режиме.
Регистры синхросимволов 1 и 2 служат для приема, хранения и выдачи синхросимволов.
Регистр управляющего слова приказа. В этот регистр сигналом WR микропроцессор загружает управляющее слово приказа (рис. 5), с помощью которого можно разрешать передачу и прием, задавать сигналы готовности принять и передать данные, сбрасывать в нули флаги ошибок, производить сброс БИС, поиск синхросимволов при обмене с внутренней синхронизацией, останавливать передачу.
Регистр слова состояния. Функциональное назначение разрядов регистра слова состояния приведено в табл. 1.
Схема управления и синхронизации дешифрует управляющие слова и вырабатывает сигналы, поступающие во все узлы БИС. В нее входит логика сравнения содержимого регистров 1 и 2 блока приема с содержимым регистров синхросимволов 1 и 2.
Логика управления модемом предназначена для инициализации двунаправленного обмена по каналу связи. Для управления процессом приема данных используются выводы DTR и DSR, а для управления выдачей – RTS и CTS.
Блок передачи. В состав блока передачи входят: сдвиговый регистр, выходной формирователь, схема управления передачей.
Сдвиговый регистр служит для преобразования записываемого в него по шине данных параллельного кода в последовательный, передаваемый в канал связи.
Схема управления передачей формирует сигналы: готовность блока передачи к записи кода по шине данных (TxRDY) и регистр блока передачи пуст (TxEND). Синхроимпульсы, подаваемые на вход TxC, задают скорость выхода данных в канал связи, а в асинхронном режиме они поступают на делитель частоты и могут делиться на 1, 16, 64, в зависимости от настройки разрядов D0, D1 слова режима.
Блок приема. В состав этого блока входят: входной формирователь, сдвиговые регистры 1 и 2, схема управления приемом.
Из канала связи через входной формирователь коды в последовательном формате поступают в сдвиговые регистры 1 и 2, из которых они считываются в параллельном формате на шину данных.
Схема управления приемом формирует сигналы: готовность к считыванию кода по шине данных (RxRDY) и синхросимвол найден (SYNDET). Синхроимпульсы, подаваемые на вход RxC, задают скорость приема данных из канала связи, а в асинхронном режиме они поступают на делитель частоты и могут делиться на 1, 16, 64, в зависимости от настройки разрядов DB0, DB1 слова режима. Схема контроля по четности (нечетности) ведет подсчет единиц в байте данных, и устанавливает в «1» разряд D3 слова состояния в случае нарушения четности (нечетности).
Таблица 1
Назначение разрядов регистра слова состояния
Разряд |
Обозначение |
Содержание |
DB7 |
DSR |
Готовность внешнего устройства передать данные |
DB6 |
SYNDET |
Синхросимвол найден (режим внутренней синхронизации) |
DB5 |
FE |
Ошибка стоп-бита (в конце посылки данных не обнаружен стоп-бит) |
DB4 |
OE |
Ошибка переполнения (символ не прочитан МП из приемника,предыдущий байт теряется) |
DB3 |
PE |
Ошибка четности |
DB2 |
TxEND |
Регистр блока передачи пуст |
DB1 |
RxRDY |
Приемник принял символ и готов к обмену с МП |
DB0 |
TxRDY |
Передатчик передал символ и готов принять очередной от МП |
Процесс
программирования микросхемы
КР580ВВ51 представляет собой загрузку
слова режима, синхросимволов и слова
приказа. Основными управляющими сигналами
являются:
Возможные
сочетания управляющих сигналов и
направления передачи информации
приведены в табл. 2.
Таблица 2
Сигналы на входах |
Направление передачи информации |
|||
__ С/D |
__ RD |
___ WR |
___ CS |
|
1 |
1 |
0 |
0 |
Запись в микросхему управляющих слов и синхросимволов ШД → БИС |
0 |
1 |
0 |
0 |
Запись данных в микросхему ШД → БИС |
1 |
0 |
1 |
0 |
Чтение слова состояния БИС → ШД |
0 |
0 |
1 |
0 |
Чтение данных из микросхемы БИС → ШД |
Х |
Х |
Х |
1 |
Высокоомное состояние канала данных микросхемы |
Сигналы чтения RD и записи WR инверсные, таким образом, активным для них является “0”.
После программирования микросхема переходит в один из пяти режимов работы: асинхронная передача, асинхронный прием, синхронная передача, синхронный прием с внутренней синхронизацией, синхронный прием с внешней синхронизацией.