4 Вимоги до оформлення комплексного завдання

Комплексне завдання виконується рукописним або машинописним способом на одній сторонці паперового аркуша формату А4 (210х297) по ДСТ 27301-68. Всі сторінки нумеруються, починаючи з другої у верхньому правому куті.

Склад пояснювальної записки:

1. Титульний аркуш.

2. Зміст.

3. Завдання.

4. Вступ.

5. Розробка структурної і логічної схем мікропроцесорної системи

6. Висновок.

7. Список використаної літератури.

Всі рисунки виконуються вручну або за допомогою технічних засобів (принтера тощо) на білому папері або міліметровому папері форматів А4 або А3 або А2.

Додаток Приклади виконання комплексного завдання

Перед виконанням курсової роботи необхідно обов’язково опрацювати положення розділу 2 посібника й відповідні розділи додаткової літератури, які згадуються у цьому посібнику.

1 Для побудування узагальненої структурної необхідно визначити кількість ВІС, які будуть використовуватися у кожній з підсистем МПС, відповідно до завдання. Припустимо, що відповідно завдання необхідно побудувати МПС з наступними параметрами:

ОЗП Кб	ПЗП Кб	Послідовні канали (ввід/вивід)	Паралельні канали (ввід/вивід)	Таймери
167	58	3	5	1

Вважаємо, що ОЗП будемо будувати з ВІС типу АМ21С512, яки мають задану організацію – 64К×8, а ПЗП – з ВІС типу АМ27С512.

1.1 Кількість ВІС для побудування ОЗП визначається таким чином:

167K×8

N

64K×8

= 4 –––––––– = 10,44 ≈ 12

Таким чином, для побудування ОЗП необхідно всього 12 ВІС типу АМ21С512, які будуть розподілені по чотирьох блоках пам’яті, кожен з яких буде вміщувати по 3 мікросхеми.

1.2 Кількість ВІС для побудування ОЗП визначається таким чином:

58K×8

N

64K×8

= 4 –––––––– = 3,625 ≈ 4

Таким чином, для побудування ОЗП необхідно всього 4 ВІС типу АМ27С512, які будуть розподілені по чотирьох блоках пам’яті, кожен з яких буде вміщувати по 1 мікросхемі.

1.3 Блок паралельного інтерфейсу будемо будувати з використанням ВІС типу МС68230, кожна з яких може забезпечити роботу трьох незалежних 8-розрядних паралельних портів. Кількість ВІС визначається як:

5

N

3

= –––– = 1,666 ≈ 2

Таким чином, для побудування паралельного інтерфейсу необхідно 2 ВІС типу МС68230, які загалом зможуть забезпечити роботу шести 8-розрядних паралельних портів.

1.4 Блок таймера будемо будувати з використанням ВІС типу МС68230, яких може забезпечити роботу одного таймера. Кількість ВІС визначається як:

1

N

1

= –––– = 1

Таким чином, для побудування таймера в розроблюваній МПС необхідно 1 ВІС типу МС68230.

1.5 Блок послідовного інтерфейсу будемо будувати з використанням ВІС типу МС68681, кожна з яких може забезпечити роботу двох незалежних дуплексних послідовних портів. Кількість ВІС визначається як:

3

N

2

= –––– = 1,5 ≈ 2

Таким чином, для побудування паралельного інтерфейсу необхідно 2 ВІС типу МС68681.

Структурна схема будується відповідно положень даного посібника й рис. 2.1 посібника.

2 Сигнали керування МПС повинні забезпечувати включення відповідних блоків в залежності від виконуваного циклу й адреси пристрою, який використовується у даний момент часу. До таких сигналів відносяться сигнали вибору пристроїв – BACK5…1, сигнали вибору розміру операнда – BYTE2…0 й сигнали вибору відповідної ВІС, якщо пристрій побудовано з кількох ВІС, які використовуються для збільшення обсягу адресного простору даного пристрою.

Формування таких сигналів відбувається аналогічно розглянутому у розділі 2 посібника формуванню сигналів для вибору шару у блоку пам’яті.

Для прикладу розглянемо побудування пристрою формування сигналів вибору шару (дешифратора адреси) блоку паралельного інтерфейсу. Кожна ВІС паралельного інтерфейсу повинна мати адресний простір обсягом 32 байти (для адресування внутрішніх пристроїв). Для адресування використовуються розряди А₅…А₁. Таким чином, перша ВІС має адресуватися у межах $С00000 ÷ $С0003Е, початкова адреса другої ВІС буде $С0040, а остання – $С0007Е. Таким чином, розряд А₆ можливо використовувати для вибору однієї з двох перших ВІС паралельного інтерфейсу. Для дозволу на роботу цього пристрою використовуємо сигнал дозволу роботи паралельного інтерфейсу – BACK4. Схема пристрою приведена на наступній схемі.

3 Після розробки всіх необхідних пристроїв можливо побудувати загальну логічну структуру МПС.

СПИСОК ОСНОВНОЇ ВИКОРИСТАНОЇ ЛІТЕРАТУРИ

1. Шагурин И.И. Современные микроконтроллеры и микропроцессоры “Motorola”: Справочник / И.И. Шагурин – М.: Горячая линия – Телеком, 2004. – 952 с.

2. Антонов О.С., Хіхловська І.В. Обчислювальна техніка та мікропроцесори. Навчальний посібник. Частина 1. – Одеса: Вид. центр ОНАЗ ім. О.С. Попова, 2008. – 262 с.: іл.

3. Антонов О.С., Хіхловська І.В. Обчислювальна техніка та мікропроцесори. Навчальний посібник. Частина 1. – Одеса: Вид. центр ОНАЗ ім. О.С. Попова, 2008. – 200 с.: іл.

4. Ніколенко І.М., Нікіфоров Ю.О., Паску Д.Г. Методичні вказівки до виконання курсової роботи “МІКРОПРОЦЕСОРНА СИСТЕМА М68000”. – Одеса: Вид. центр ОНАЗ ім. О.С. Попова, 2011. – 65 с.: іл.