1. ИССЛЕДОВАНИЕ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

И ПРОСТЕЙШИХ УСТРОЙСТВ НА ИХ ОСНОВЕ

1.1. Цель работы

Изучение схемотехники, экспериментальное исследование основных свойств и характеристик логических устройств на основе КМДП-ключей.

1.2. КМДП интегральные схемы

Из многочисленных серий цифровых схем на полевых транзисторах наибольшее распространение получили микросхемы на основе комплементарных (взаимно-дополняющих) полевых транзисторов со структурой металл-диэлектрик-полупроводник (КМДП-транзисторов).

Приемлемое быстродействие при малой потребляемой мощности, высокая помехоустойчивость и большое входное сопротивление, а также широкий диапазон питающих напряжений обеспечили значительное распространение КМДП интегральных схем в цифровых устройствах обработки информации.

Основой КМДП-схем является транзисторный инвертор (ключ) (рис. 1.1), содержащий два МДП-транзистора с индуцированными каналами (транзистор VT1 с каналом p-типа, а транзистор VT2 с каналом n-типа).

а) б)

Рис.1.1 Структура (а) и принципиальная схема (б) логического элемента «НЕ»

При подаче на вход напряжения низкого уровня (логический нуль) напряжение между затвором и истоком транзистора VT1 велико, поэтому между истоком и стоком образуется проводящий канал p-типа (транзистор VT1 открыт, ), напряжение затвор-исток транзистора VT2 мало, поэтому проводящий канал n-типа между истоком и стоком отсутствует (транзистор VT2 закрыт). Так как VT1 открыт, а VT2 закрыт, то выходное напряжение имеет высокий уровень (Eп) (логическая единица).

При подаче на вход напряжения высокого уровня (логическая единица) напряжение затвор-исток транзистора VT1 мало, проводящий канал отсутствует, и транзистор VT1 закрыт, при этом напряжение затвор-исток транзистора VT2 велико, между стоком и истоком образуется проводящий канал n-типа, транзистор VT2 открыт, ( ) поэтому выходной сигнал имеет низкий уровень (логический нуль). Следовательно, транзисторный ключ является инвертором и реализует логическую операцию НЕ, т.е. .

Благодаря тому, что при любом входном сигнале один из транзисторов VT1 или VT2 закрыт, потребление мощности происходит только во время переключения, когда оба транзистора находятся в активном режиме (заряд паразитных емкостей транзисторов). В статическом режиме мощность источника питания не потребляется.

При построении цифровых микросхем на КМДП-транзисторах используются три типа логических элемента (ЛЭ), реализующих функции И-НЕ, ИЛИ-НЕ и коммутационный ключ (КК). С помощью КК реализуются выходы с третьим высокоимпедансным состоянием Z ( выходная цепь практически разомкнута).

а) б)

Рис. 1.2 Структура (а) и принципиальная схема (б) логического элемента 2И-НЕ

В лабораторной работе исследуются двухвходовые ЛЭ и устройства на их основе. ЛЭ 2И-НЕ содержит два МДП-транзистора с каналом p-типа (VT1,VT2) и два МДП-транзистора с каналом n-типа (VT3,VT4) (рис. 1.2).

Затворы транзисторов с различным типом проводимости попарно соединены между собой. Входной сигнал с уровнем логической единицы приводит к открыванию одного из транзисторов VT3 или VT4 ( или ) и закрыванию одного из транзисторов VT1 или VT2 ( или ), и наоборот, входной сигнал с уровнем логического нуля приводит к открыванию одного из транзисторов VT1 или VT2 и закрыванию одного из транзисторов VT3 или VT4.

Для получения сигнала логической единицы на выходе ЛЭ необходимо на один из входов подать сигнал с уровнем логического нуля, а для получения на выходе ЛЭ уровня логического нуля необходимо на все входы подать сигнал с уровнем логической единицы.Таким образом, ЛЭ реализует логическую функцию 2И-НЕ, т.е. .

ЛЭ, реализующий функцию 2ИЛИ-НЕ, т.е. , приведен на рис. 1.3.

Как видно из рис. 1.2 и 1.3, при построении ЛЭ используется следующее правило: если основные (нижние) транзисторы включены последовательно, то их динамические нагрузки (верхние транзисторы) - параллельно. Справедливо также и обратное утверждение.

Условные обозначения основных в цифровой электронике ЛЭ и выполняемые ими функции приведены в табл. 1.1.

Таблица 1.1

На основе логических элементов реализуются как простые логические функции, так и микропроцессорные БИС, содержащие тысячи элементов в одном полупроводниковом кристалле. Некоторые из устройств, реализующие сравнительно простые и наиболее распространенные логические функции, приведены в табл. 1.2.

Таблица 1.2

1.3. Работа в лаборатории

1. Собрать схему опыта для снятия передаточной характеристики ЛЭ (рис. 1.4). Шины с уровнями логических “0” и “1” расположены в левой части блока логических элементов (БЛ).

2. Снять передаточную характеристику ЛЭ. Для этого сначала плавным увеличением U_вх найти такое его значение U_вх, при котором U_вых начинает заметно уменьшаться. В диапазоне входных напряжений от 0 до U_вх провести 3 - 4 измерения с равномерным шагом - U_вх. Затем провести 3 - 4 измерения при таких входных напряжениях, которые соответствуют равномерному изменению U_вых от максимального до минимального значения (U_{вых макс}=E_п, U_{вых мин}=0 В). При достижении U_вых значений, близких к нулю, входное напряжение необходимо изменять с шагом U_вх до напряжения питания E_п = 5 В. Полученные результаты занести в табл. 1.3.

Таблица 1.3

Uвх, В

0

Uвых, В

По полученным данным построить передаточную характеристику (рис. 1.5), выбирая масштаб одинаковым. Определить пороговое напряжение, абсолютную помехоустойчивость U_п¹ и U_п⁰.

3. Собрать схему опыта (рис. 1.6) и измерить частоту импульсов (f) (для измерения используется частотомер или высокочастотный осциллограф). Среднее время задержки определить по формуле

4. К схеме рис. 1.6 подключить конденсатор C на вход любого ЛЭ. Определить среднее время задержки ЛЭ t_зад¹ при различных значениях емкости C (C=20, 43, 82, 160, 330, 680 пФ) и данные занести в табл. 1.4.

.

Таблица 1.4

С, пФ	0	20	43	82	160	330	680
t'зад, мкс

По данным табл. 1.4 построить график.

Рис. 1.6. Схема опыта для измерения среднего времени задержки t_зад

5. Последовательно исследовать работу логических элементов, реализующих логические функции И, И-НЕ, ИЛИ, ИЛИ-НЕ, исключающее ИЛИ (см. табл. 1.1), подавая различные комбинации входных сигналов на входы ЛЭ.

В стенде все входы ЛЭ через резисторы, не показанные на передней панели, соединены с общей шиной, т.е. с уровнем логического нуля, и, следовательно, на свободных входах будет уровень логического нуля. Для контроля состояния выходов ЛЭ используются светодиоды. По результатам исследований составить таблицы истинности для каждого ЛЭ (см. табл. 1.1).

6. Последовательно собрать и исследовать ЛЭ “Неравнозначность” и трехразрядное устройство проверки на четность (см. табл. 1.2). Составить таблицы истинности.

7. Собрать и исследовать устройство сравнения двух двухразрядных чисел (см. табл. 1.2). Составить таблицы истинности.

При исследовании устройства сравнения первым числом является X1 X2, а вторым - Х3 X4.

8. Собрать и исследовать приведенные в табл. 1.5 схемы логических устройств, соответствующие вашему варианту. По таблицам истинности получить математические выражения, характеризующие функционирование этих схем.