Лабораторная работа № 3.

Элементы цифровых схем.

Синтез и исследование цифровых схем. Счётчики импульсов и регистры.

Часть 1. Элементы цифровых схем.

Цель работы.

1. Изучить принципы функционирования основных видов логических элементов и триггеров.

2. Исследовать работу логического элемента И-НЕ и триггеров RS, RST и D.

Каждая развитая цифровая (логическая) схема может быть составлена из нескольких основных видов логических элементов. Ими являются: инвертор (элемент НЕ), элемент логической суммы (дизьюнктор – ИЛИ) и элемент логического произведения (коньюктор – И). Вместо двух последних на практике чаще встречаются элементы, реализующие функцию И-НЕ (функцию Шеффера) и функцию ИЛИ-НЕ (функцию Пирса). Условные обозначения элементов и выполняемые ими функции приведены в таблице 1.

Таблица 1.

Основные виды логических элементов

Элемент	Обозначение	Выполняемая функция	Схема
НЕ	ЛН
И	ЛИ
И-НЕ	ЛА
ИЛИ	ЛЛ
ИЛИ-НЕ	ЛЕ
Исключающее ИЛИ	ЛП

Таблицы истинности для отмеченных выше функций приведены в таблице 2. Здесь, как и выше, Y – это значение функции (выходной сигнал элемента), а X – значение аргументов (входные сигналы элемента).

Таблица 2.

Таблица истинности логических элементов

X1	X2	Y – значение функции
		НЕ( )	И	И-НЕ	ИЛИ	ИЛИ-НЕ	исклИЛИ
0 0 1 1	0 1 0 1	1 1 0 0	0 0 0 1	1 1 1 0	0 1 1 1	1 0 0 0	0 1 1 0

Логические 0 и 1 определяются видом управляющих сигналов принятых для электронной схемы, реализующей логический элемент. По виду управляющих сигналов цифровые схемы можно разделить на три группы: потенциальные (0 и 1 определяются уровнем напряжения), импульсные (0 и 1 определяются перепадом напряжения, положительным перепадом – от меньшего уровня напряжения к большему и отрицательным – от большего уровня к меньшему) и импульсно-потенциальными. Большинство логических элементов относятся к потенциальным.

Если в качестве 0 принят низкий уровень потенциала, а 1 – высокий уровень, то это положительный тип логики. При обратном – отрицательный. Конкретное значение 0 и 1 определяется схемной реализацией элементов. Для наиболее распространенной серии логических интегральных микросхем (ИМС) транзисторно-транзисторной логики (ТТЛ) уровень логического 0 определяется как Е⁰ < + 0.4 В, а уровень логической 1 – как Е¹ > + 2.4 В. Так же определяются уровни 0 и 1 для диодно-транзисторной логики.

Логические элементы являются простейшими схемами комбинационной логики. Логики, в которой значение выходного сигнала в данный момент времени определяются только значениями входных сигналов в этот же момент времени.

Логические схемы последовательностного типа, это схемы, в которых значение выходного сигнала в данный момент времени определяются не только значениями входных сигналов в этот же момент времени, но и состоянием схемы в предыдущий момент времени. Последовательностные схемы, это схемы с памятью.

Простейшие схемы последовательностного типа – триггеры. К основным из них относятся: RS -, JK -, D – и T – триггеры. Триггеры являются элементами памяти в цифровых системах.

Триггер содержит бистабильную ячейку памяти и схему управления. Часто эти элементы объединяются в единую схему, как в RS – триггере. Состояние триггера определяется состояниями его выходных сигналов. У триггера, как правило, два парафазных выхода: и .

Различают асинхронные и синхронные триггеры. В первых, управление происходит появлением управляющих сигналов. Во вторых, управляющие сигналы задают возможный переход триггера, а сам переход происходит по приходу сигнала синхронизации.

Если состояние триггера на предыдущем такте времени обозначить как Q_n-1, а состояние в которое переходит триггер – Q_n, то таблица истинности для RS – триггера представлена в таблице 3. А для синхронного RST – триггера таблица истинности представлена в таблице 4. Входы S (set – установка), R (reset – сброс) – управляющие входы, а вход С – синхронизация.

Таблица 3.

Таблица истинности RS – триггера

R	S	Qn-1	Qn	Переход
0	0	0	0	Хранение
0	0	1	1	Хранение
0	1	0	1	Установка
0	1	1	1	Установка
1	0	0	0	Сброс
1	0	1	0	Сброс
1	1	0	?	Запрещен
1	1	1	?	Запрещен

В таблице активные уровни R- и S- сигналов: логическая 1. Комбинация соответствующая обоим одновременно активным уровням входных сигналов является запрещенной, так как состояние выхода при снятии сигналов будет неопределенным.

В соответствии с таблицей 3 RS – триггер реализует функцию в базисе ИЛИ-НЕ. Та же функция в базисе И-НЕ - . Схемы реализации RS –триггера на элементах ИЛИ-НЕ и И-НЕ на рис.1.

а) б) в)

Рис. 1. RS – триггер на элементах ИЛИ-НЕ (а) и И-НЕ (б); условное обозначение (в).

Таблица 4.

Таблица истинности RST – триггера

С	R	S	Qn-1	Qn	Переход
1	0	0	0	0	Хранение
1	0	0	1	1	Хранение
1	0	1	0	1	Установка
1	0	1	1	1	Установка
1	1	0	0	0	Сброс
1	1	0	1	0	Сброс
1	1	1	0	?	Запрещен
1	1	1	1	?	Запрещен
0	*	*	0	0	Хранение
0	*	*	1	1	Хранение

В таблице знаки «звездочка» соответствует любому логическом состоянию сигнала. Схема RST–триггера на элементах И-НЕ, соответствующая таблице 4, приведена на рис. 2.

Рис. 2. RST – триггер на элементах И-НЕ.

RST – триггер является основой для построения D-, JK-, T- триггеров. D-триггер (delay) осуществляет задержку информации, подаваемой на вход D, на такт синхронизации. Триггеры бывают синхронизируемые потенциальным синхросигналом (рис. 3) и импульсным. Таблица истинности для D – триггера представлена в таблице 5. Уравнение триггера можно записать . Схема триггера приведена на рис. 3.

Таблица 5.

Таблица истинности D – триггера

C	D	Qn-1	Qn
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1
0	*	*	Qn-1

Рис. 3. D – триггер на элементах И-НЕ.

R и S: входы предустановки.

JK-триггер является универсальным триггером. В этом триггере, за счет введения перекрестных обратных связей, снимается ограничение на подачу двух активных входных сигналов, имеющееся у RS- триггера. В JK- триггере в этом случае происходит смена состояния на противоположное. Это счетный режим работы триггера. Таблица истинности JK- триггера приведена в таблице 6.

Таблица 6.

Таблица истинности JK – триггера

С()	K	J	Qn-1	Qn	Переход
1	0	0	0	0	Хранение
1	0	0	1	1	Хранение
1	0	1	0	1	Установка
1	0	1	1	1	Установка
1	1	0	0	0	Сброс
1	1	0	1	0	Сброс
1	1	1	0	1	Счет
1	1	1	1	0	Счет
0	*	*	0	0	Хранение
0	*	*	1	1	Хранение

В ход J – установка выхода в 1; вход K – сброс в 0. Вход синхронизации С, в наиболее часто встречающейся двухступенчатой схеме JK-триггера, импульсный (еще называемый динамическим). Знак, стрелка вниз (), в таблице 6 показывает что активный сигнал С – переход из 1 в 0.

JK-триггер реализует логическую функцию

Схема двухступенчатого JK-триггера строится на использовании двух RSТ-триггеров (рис. 4).

Рис. 4. Схема JK-триггера.

Схема двухступенчатого JK-триггера строится по принципу “master – slave” (хозяин-раб). В этом триггере входная и выходная ступени тактируются асинхронно, прием информации в них осуществляется поочередно за счет дополнительного инвертора в цепи передачи синхросигнала от первой ступени ко второй. В JK-триггере отсутствует явление “прозрачности” при любом уровне синхросигнала. Это позволяет реализовывать любые типы триггеров на основе JK-триггера.

В частности, Т-триггер (счетный) как отдельный тип не выпускается, а реализуется на основе или JK-триггера, или D- триггера (рис. 5).

Рис. 5. Варианты решения Т-триггеров на основе JK- и D- триггеров.

Т-триггер, иначе называемый триггером со счетным входом, изменяет состояние выхода на противоположное при каждом прохождении входного сигнала. Таблица 7 иллюстрирует состояния Т-триггера.

Таблица 7.

Таблица истинности Т – триггера

C	Т	Qn-1	Qn
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0
0	*	*	Qn-1

Т-триггер реализует логическую функцию .