- •Обобщенная структура эвм. Принцип программного управления. Параметры эвм.
- •Классификация и принципы структурной организации алу.
- •Структурная организация бо алу. Состав узлов и их связи.
- •Универсальное алу на короткие операции.
- •Проектирование алб универсального алу.
- •5. Сдвигатели.
- •6. Выполнение длинных операций в универсальном алу на короткие операции.
- •7. 7. Ау для выполнения длинных операций с фиксированной запятой. Умножение кодов
- •8. Ау для выполнения длинных операций с фиксированной запятой. Умножение чисел.
- •9. Ау для выполнения длинных операций с фиксированной запятой. Деление кодов.
- •12. Двоично-десятичный сумматор. Ау, работающие в д-кодах, на его основе.
- •13. Динамические и статические озу эвм.
- •14. Расслоение памяти.
- •16. Ассоциативное зу.
- •Универсальный запоминающий элемент ассоциативного зу.
- •20. Микропрограммые уу. Проектирование фус.
- •21. Микропрограммые уу. Проектирование фамк с принудительной адресацией.
- •22. Микропрограммые уу. Проектирование фамк с естественной адресацией.
- •23. Центральный процессорный элемент секционированного мпк.
- •24. Бис схемы управления адресом микрокоманды секционированного мпк.
- •25. Построение блока обработки данных процессора на элементах секционированного мпк.
- •26. Построение блока микропрограммного управления процессора на элементах секционированного мпк.
- •27. Организация процессора. Форматы команд. Способы адресации.
- •Режимы прямой адресации
- •Структура процессора универсальной эвм. Алгоритм выполнения двухадресной арифметической команды.
- •Двухадресные команды
- •Структура процессора универсальной эвм. Алгоритм выполнения одноадресной арифметической команды.
- •Одноадресные команды
- •Структура процессора универсальной эвм. Алгоритм выполнения посылочных команд работы со стеком.
- •Структура процессора универсальной эвм. Алгоритм выполнения команд ветвления.
- •Структура процессора универсальной эвм. Алгоритм выполнения команд работы с подпрограммами.
- •Команды работы с подпрограммами
- •33. Организация обработки прерываний в эвм
- •Цепочечная однотактная система определения приоритета запроса прерывания
- •34. Интерфейсы.
7. 7. Ау для выполнения длинных операций с фиксированной запятой. Умножение кодов
bi+1 |
bi |
Частное, произведение |
0 |
0 |
0 |
0 |
1 |
А |
1 |
0 |
2А |
1 |
1 |
3А=4А-А |
P1[1] |
P1[0] |
ТП(t) перенос |
ЧП(част. произ.) |
ТП(t+1) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
A |
0 |
0 |
1 |
0 |
A |
0 |
0 |
1 |
1 |
2A |
0 |
1 |
0 |
0 |
2A |
0 |
1 |
0 |
1 |
-A |
1 |
1 |
1 |
0 |
-A |
1 |
1 |
1 |
1 |
0 |
1 |
Алгоритм умножения кодов
8. Ау для выполнения длинных операций с фиксированной запятой. Умножение чисел.
Умножение чисел подразумевает, что оба числа представлены в дополнительном коде со знаком. Алгоритм аналогичен рассмотренному, кроме последнего шага. Особенность дополнительного кода(ДК): число в ДК может интерпретироваться как число, у которого крайний левый разряд имеет отрицательный вес. Для разработки алгоритма используют это свойство.
Деление кодов.
Этой операции должна предшествовать операция загрузки делимого.
9. Ау для выполнения длинных операций с фиксированной запятой. Деление кодов.
На шину D11 необходимо установить старшую часть делимого, а на шину D12 младшую часть. R2 - делитель, R3, R1 - делимое, где R1 - частное, R3 - остаток. Алгоритм деления кодов без восстановления остатка.
10. Матричные множительные устройства. (ММУ) Операция умножения является наиболее распространенной длинной операцией (используется в десять раз чаще, чем деление), поэтому стремятся сделать его быстрее. ММУ умножают за один такт, в них происходит замена сдвига пространственной передачей.
|
|
|
|
|
a3 |
a2 |
a1 |
a0 |
|
|
|
|
|
|
b3 |
b2 |
b1 |
b0 |
|
|
|
|
|
||||||
|
|
|
|
|
a3 |
a2 |
a1 |
a0 |
&b0 |
|
|
|
|
a3 |
a2 |
a1 |
a0 |
|
&b1 |
|
|
|
a3 |
a2 |
a1 |
a0 |
|
|
&b2 |
|
|
a3 |
a2 |
a1 |
a0 |
|
|
|
&b3 |
|
|
|
|
||||||
s8 |
s7 |
. |
. |
. |
s0 |
|
|
|
|
Коды подаются со сдвигом.
11. АУ с плавающей запятой. Структура и укрупненные алгоритмы.
Устройство умножения и деления с плавающей запятой.
Эти устройства используются в высокопроизводительных процессорах. Они выполняют четыре операции:
сложение
вычитание
умножение
деление
Мх - число с фиксированной точкой (запятой) < 1 по абсолютной величине. Знак - старший разряд Мх. Рх - используется понятие характеристики Нх. Порядок положительный - целое число, отрицательный порядок - число << 1.
Схема устройства умножения и деления с плавающей запятой Разряд РМ2[m] заполняется переносом из СММ. Р3 - регистр множителя и частного. ТЗ1, ТЗ2 - триггера знаков операндов. РП3 - используется при восстановлении порядка большого числа.
Операция сложения (вычитания).
Алгоритм выполнения операций сложения/вычитания
рис. 6.5
инициализация :
определяется, не является одно из слагаемых нулём
<определяется конкретное значение арифметической операции выполняемой над мантиссами/li>
выравнивание порядков - проверка разности порядков операндов - вычитается из П2 П1. Результат фиксируется в РП3, РП2.
Выполняется сдвиг числа с меньшим порядком (выравнивание). Если в Р1 меньше, то происходит Р2 Р1. Возможно переполнение или потеря значимости (разрядность порядков больше размерности мантиссы).
После выравнивания порядков происходит фаза сложения и вычитания. Далее фаза нормализации. Все числа с плавающей запятой должны быть нормализованы. Если результат > 1, то нормализация выполняется как деление на два и увеличение порядка. Перед нормализацией необходимо восстановить в Р2 значение большего порядка.
Умножение/деление: