- •1. Основы логического проектирования.
- •Представление сигналов в цифровой технике и основные логические элементы.
- •1.1.3.Обозначение элементов, реализующих логические функции:
- •1.1.4. Основные параметры логических элементов.
- •Запрещённое значение сигналов:
- •1.2.Элементы логики.
- •1.2.1 Диодный элемент «или».
- •1.2.2 Диодный элемент «и».
- •1.2.3. Транзисторный элемент «не».
- •1.2.4. Логические элементы ттл – логики.
- •1.2.8. Логические элементы на моп – транзисторах.
- •1.2.6. Способы повышения быстродействия логических элементов.
- •1.2.9. Интегральные схемы инжекционной логики.
- •1.2.7. Сравнительная характеристика интегральных элементов
- •1.2.7. Эмиттерно-связанная логика.
- •2. Функциональные устройства цвм.
- •2.1. Шифраторы. Их синтез.
- •2.2. Дешифраторы.
- •2.3. Преобразователи кодов.
- •2.4. Мультиплексоры.
- •2.5. Демультиплексоры.
- •И демультиплексора
- •2.6. Цифровые компараторы.
- •2.7. Сумматоры одноразрядный двоичный сумматор.
- •Многоразрядные двоичные сумматоры.
- •Повышение быстродействия параллельных сумматоров.
- •Десятичные сумматоры.
- •3. Цифровые устройства.
- •3.1. Триггеры их назначение и типы.
- •Триггер выполнен на двух схемах или-не
- •2.3.2. Логическая структура rs – триггера
- •3.3. Двухступенчатый rs – триггер.
- •Синхронный rs – триггер.
- •3.5. Двухтактный rs – триггер.
- •3.7. Универсальный jk – триггер.
- •Условное обозначение d – триггера
- •3.9. Особенности интегральных триггеров.
- •3.10. Триггеры с динамическим управлением.
- •3.11. Асинхронный rs – триггер.
- •3.12. Одноступенчатый синхронный rs – триггер.
- •3.13. Триггер Шмитта.
- •4. Счётчики.
- •3.5.1.Счетчики основные понятия.
- •3.5.2 Счетчики с последовательным переносом.
- •4.3.Счетчики с параллельным переносом.
- •5. Делители частоты импульсной последовательности.
- •6. Запоминающие устройства.
- •6.1. Система памяти.
- •6.2. Основные параметры запоминающих устройств.
- •3.4. Запоминающее устройство с двух - координатной выборкой.
- •6.4. Обозначение сигналов выходов микросхем
- •6.5. Запоминающие элементы памяти.
- •6.6. Динамические элементы памяти.
- •6 .6.1. Постоянные запоминающие устройства.
- •6.6.2. Программируемые логические матрицы.
- •6.6.3. Схема микросхемы памяти с одно-координатной выборкой.
- •4. Цифро-аналоговые и аналого-цифровые преобразователи.
- •4.1.Аналого-цифровые преобразователи (ацп)
- •4.1.1. Ацп времяимпульсного типа.
- •7.3. Ацп последовательного счета.
- •7 .4. Кодоимпульсный ацп.
- •7.5. Цифро-аналоговые преобразователи (цап).
- •7.6. Цап с суммированием напряжения.
- •7.7. Схема преобразователя с суммированием напряжений на резисторной матрице.
- •7.8. Цифро-аналоговый преобразователь с суммированием тока.
- •8. Источники стабильного напряжения и стабильного тока.
- •8.1. Стабилизатор напряжения.
- •8.2. Стабилизатор тока.
- •9. Элементная база схемотехники.
- •9.1. Резисторы.
- •9.1.1. Классификация
- •9.1.2. Параметры резисторов.
- •Номинальное сопротивление по рядам
- •9.1.3. Полупроводниковые нелинейные резисторы.
- •9.2. Конденсаторы.
- •9.3. Система условных обозначений современных типов интегральных микросхем.
- •9.4. Система обозначения интегральных микросхем pro elektron.
- •Для одиночных микросхем:
- •Для семейств (серий) цифровых микросхем:
2.6. Цифровые компараторы.
Цифровой компаратор предназначен для сравнения двух двоичных чисел.
В таблице 1 указывается связь между сигналами на выходах и входах компаратора при сравнении одноразрядных чисел а и Ь, которые могут быть равны единице или нулю. На соответствующем выходе появляется логическая единица, когда в должном соотношении находятся сигналы на входах. Так, если a=1, b=1 (числа одинаковы), то функция, характеризующая равенство чисел, Fa=b=1, а функции, характеризующие их неравенство, Fa>b=0 и Fa>b=0. Аналогично заполняются другие строки таблицы.
По известным правилам из таблицы 1 можно записать следующие логические функции, характеризующие соотношение одно разрядных чисел: Fa>b=ab, Fa=b=ab+неaнеb, Fa>b=неab.
Если значения а и b таковы, что правая часть функции равна 1, то соотношение, указанное в левой части, выполняется. Если правая часть функции равна 0, то соотношение между а и Ь противоположно указанному.
Схема одноразрядного компаратора, реализующая приведенные функции:
Остановимся подробнее на равенстве чисел. Заметим, что функция Fa=b - функция «Равнозначность». По смыслу она противоположна функции Fa≠b «Неравнозначность» («исключающее ИЛИ»):
Fa ≠b = a1neb1+nea1b1 = a1 (+) b1.
т.е. ________________ _______
Fa =b =neFa≠b=a1neb1+nea1b1 = a1 (+) b1.
Поэтому проверку равенства пары одноименных разрядов двух чисел можно осуществить, используя «Равнозначность» (рис. 2, а) или элемент «Неравнозначность», дополненный инвертором (рис. 2, b).
Два числа А и В равны, если их одноименные разряды содержат одинаковые цифры (a0=b0, И a1= b1, И ..., Иan-1= bn-1), т.е. функция, характеризующая соотношение чисел, должна быть конъюнкцией функций, характеризующих соотношение цифр в одноименных разрядах:
Fa=b=Fa0=b0Fa1=b1…Fan-1=bn-1
2.7. Сумматоры одноразрядный двоичный сумматор.
Из принципа сложения многоразрядных двоичных чисел следует, что в каждом из разрядов производятся однотипные действия: определяется цифра суммы путём сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формируется перенос, передаваемый в следующий разряд. Эти действия реализуются одноразрядным двоичным сумматором.
Символическое изображение такого сумматора показано на рис.1.
рис.1
Сложение одноразрядных двоичных чисел производится по следующим правилам:
переполнение разряда – перенос единицы в следующий разряд
Результат сложения двух единиц вдвое превышает вес единицы в данном разряде, т.е. равен весу единицы в следующем разряде. Поэтому указанный результат переносится в виде 1 в следующий разряд, а в данном разряде записывается 0.
В таблице истинности приведены все случаи сложения одноразрядных двоичных чисел.