6.6. Динамические элементы памяти.
В режиме считывания вновь происходит выборка запоминающих элементов ячейки: адресная линия получает высокий потенциал, и ток открытого транзистора протекает по разрядной линии на один из входов усилителя считывания. На его выходе появляется логическая 1, если отперт VT2, и логический 0, если отперт VT1.
Микросхема на динамической памяти функции элементов памяти выполняют встроенные конденсаторы, которые выполнены внутри структуры микросхемы, т.к. информация, которая хранится в виде заряда конденсатора, теряется по мере разряда конденсатора необходимо периодически восстанавливать информацию (регенерация памяти), а сами микросхемы характеризуется временем цикла. Цикл восстановления исчисляется долями секунды.
6 .6.1. Постоянные запоминающие устройства.
Представляет собой матрицу с диодами, который через дешифратор адреса можно обратиться и считать информацию.
Р7 Р6 Р5 Р4 Р3 Р2 Р1 Р0
А0
А1
А2
А3
ПЗУ состоит из диодной матрицы и дешифратора адреса. Горизонтальные линии матрицы – адресные, вертикальные – разрядные, с них снимаются восьмиразрядные двоичные числа, записанные в ПЗУ. Код адреса возбуждает одну из адресных линий матрицы. Диоды в ней расположены так, чтобы обеспечить ее соединение с теми разрядными линиями, на которых нужно получить логические единицы.
Остановимся на перепрограммируемых ПЗУ (ЗПЗУ). Их элементы выполняются на основе МОП - транзисторов определенных структур. Одни из них допускают запись информации при воздействии импульса напряжения и ее стирания при ультрафиолетовом облучении, другие запись и стирание под воздействием только напряжения (разной полярности и величины).
6.6.2. Программируемые логические матрицы.
Программируемая логическая матрица при прожигании отдельных перемычек позволяет получить кодированную комбинацию сигналов из n – входных выходной код считывается с блоков сложение по модулю 2 (m2).
“1”
a1 z
a2
m2
m
а3
6.6.3. Схема микросхемы памяти с одно-координатной выборкой.
A0
A1 1-ый разряд К-ый разряд
A2
D0
Dk
Внутренняя линия
W/R “Запись” (Зп)
Внутренняя лини
CS “Чтение” (Чт)
Выбор микросхемы памяти осуществляется подачей 1 на вход CS для того, чтобы записать W/R 1 кодированное слово подается на информационные входы D0…Dk адрес, по которому мы запишем слово в двоичном коде, поступает на вход дешифратора, который расшифровывает этот адрес и обращается к одному из выходов (например, к третьему). В этих условиях на внутренней линии запись появляется единичный сигнал, который поступает на вход элемента 3И перед триггерами и если на информационном входе на разрядах 1 эти 1 записываются в триггеры.