- •Введение в дисциплину, общие сведения о имс
- •Основные параметры имс
- •Основы транзисторно-транзисторной логики (ттл)
- •Основы эммитерно-связной логики (эсл)
- •Основы кмоп логики
- •Дешифратор
- •Шифратор
- •Мультиплексор
- •Демультиплексор
- •Компаратор
- •Преобразователь в обратный код
- •П реобразователь в дополнительный код
- •Преобразователь для цифровой индикации
- •Полусумматор
- •Одноразрядный комбинационный сумматор
- •Последовательный сумматор
- •Параллельный сумматор с последовательным переносом
- •Параллельный сумматор с параллельным переносом
- •Сумматоры групповой структуры
- •Сумматор с условным переносом
- •Накапливающий сумматор
- •Арифметико-логическое устройство
- •Общие сведения о регистрах
- •Параллельный регистр
- •Последовательный регистр
- •Реверсивный регистр
- •Общие сведения о счетчиках
- •Суммирующий счетчик с последовательным переносом
- •Суммирующий счетчик со сквозным переносом
- •Двоичные счетчики с параллельным переносом
- •Суммирующий двоичный счетчик с групповым переносом
- •Реверсивный счетчик
- •Общие сведения о памяти эвм
- •Общие сведения о плм
- •Расширение плм по входам
- •Расширение плм по выходам
- •Расширение плм по термам
Сумматор с условным переносом
Сумматор, имеющий n разрядов делят на 2 равные группы с разрядностью n/2. Причем старшая группа дублируется и т.о. схема будет состоять из трех сумматоров с разрядностью n/2:
Первый – суммирует младшие поля операндов
Второй – старшие, при условии, что входной перенос = 0
Третий – старшие, при условии, что входной перенос = 1
После получения результатов в младшем разряде становится известным фактическое значение переноса в старший и из двух заготовленных результатов выбирается необходимый. Т.о. обе части схемы работают параллельно во времени.
Накапливающий сумматор
Накапливающим сумматором называется логическое устройство, производящее суммирование слагаемых, поочередно поступающих на его вход в параллельном коде, и запоминающее результат суммирования. Создается в виде последовательной схемы, на которую слагаемые подаются в различные моменты времени, а результат сохраняется и после прекращения поступления слагаемых. Они применяются в параллельных вычислительных устройствах и могут суммировать любое количество поступающих на его вход чисел.
Представляет собой сочетание комбинационного сумматора и регистра, работающего таким образом, что очередное слагаемое добавляется к содержимому сумматора, замещая старое значение суммы, хранящееся в регистре.
Арифметико-логическое устройство
АЛУ – устройство, выполняющее над словами ряд действий. В основе АЛУ лежит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей его перестройку с одной операции на другую.
АЛУ, как правило, четырехразрядный и часто объединяется в схемы для наращивания разрядности. Логические возможности АЛУ, построенных по различным технологиям (ТТЛ, ЭСЛ, КМОП) сходны. В силу самодвойственности выполняемых операций УГО и таблица истинности устройства встречается в двух вариантах, которые отличаются взаимоинверсными значениями переменной.
Все логические операции поразрядные, т.е. операция над словами А В означает аi bi при отсутствии взаимовлияния разрядов. При арифметических операциях учитываются межразрядные переносы. 16 логических операций воспроизводят все функции двух переменных.
В логико-арифметических операциях встречаются и арифметические и логические операции. При этот запись подобного вида:
нужно понимать следующим образом: в начале выполняются операции инвертирования, логического сложения и умножения, а затем 2 полученных четырехразрядных числа складываются арифметически.
При операциях над словами большей разрядности АЛУ объединяются в схемы с формированием последовательных и параллельных переносов.
Из УГО видно, что АЛУ имеет следующие входы: А и В – это входы для операндов.
S – входы выбора операций
Ci – вход переноса
M – сход, сигнал на котором задает тип выполняемой операции. (0 – арифметико-логические; 1 – логические). Результат операции получают на выходaх F: Со – выходной перенос, выходы G и H используются при наращивании разрядности и выдают функции генерации и прозрачности.
На рисунке 1 изображена схема с последовательным переносом.
На рисунке 2 – с параллельным переносом. В ней совместно с АЛУ применяются специальные микросхемы (блоки ускоренного переноса),получающие от АЛУ функции генерации, прозрачности, входной перенос, а также вырабатывающие функции генерации и прозрачности для всей группы из четырех АЛУ, что позволяет организовать перенос на следующем уровне. Функции генерации и прозрачности будут соответствовать функциям группового сумматора с параллельным переносом.