- •Введение
- •1. Омэвм avr семейства Mega
- •1.1. Технические характеристики микроконтроллера avr aTmega8515
- •1.2 Условное графическое обозначение (уго) микроконтроллера avr aTmega8515
- •1.3. Структура микроконтроллера аTmega8515
- •1.4. Организация памяти
- •1.4.1. Карта памяти
- •1.4.2. Память программ (Flash – пзу)
- •1.4.3. Память данных
- •Регистровая память (рон и рвв)
- •Файл регистров общего назначения
- •Регистр X, регистр y и регистр z
- •Регистр статуса – sreg
- •1.4.4. Оперативная память (озу или ram)
- •Регистр управления mcu - mcu Control Register - mcucr
- •1.4.5. Энергонезависимая память данных (eeprom)
- •1.5. Режимы адресации памяти данных
- •1.7. Стек. Указатель стека - Stack Pointer - sp
- •1.8. Тактирование. Режимы пониженного энергопотребления
- •1.8.1. Тактовый генератор
- •Система реального времени (rtc)
- •1.8.2. Сброс. Источники сброса
- •Сброс по включению питания
- •Внешнее управление сбросом
- •Сброс по сторожевому таймеру
- •1.8.3. Режимы энергосбережения (Sleep Modes)
- •1.9. Прерывания (interrupts)
- •Время отклика на прерывание
- •Обработка прерываний и сброса
- •Регистр флагов прерываний – gifr (General Interrupt Flag Register)
- •Регистр управления внешними прерываниями – gicr
- •Регистр масок прерывания по таймерам/счетчикам - timsk (Timer/Counter Interrupt Mask Register)
- •Регистр флагов прерываний по таймерам/счетчикам tifr
- •1.10. Таймеры/счетчики (timer/counters)
- •1.10.1. Таймер/счетчик t/c0
- •Регистр управления т/с0 - tccr0 (The Timer/Counter0 Control Register) Регистр tccr0 предназначен для управления модулем т/c0. Формат регистра tccr0:
- •Регистр сравнения выхода т/с0
- •Режимы работы т/с0
- •Изменение состояния ос0 определяется разрядами сом01:сом00 регистра tccr0 (состояние вывода ос0 изменяется в соответствии с таблицей 11).
- •1.10.2. Таймер/счетчик 1 – t/c1
- •1.11. Сторожевой таймер (Watchdog Timer)
- •Регистр управления сторожевым таймером – wdtcr
- •1.12. Универсальный синхронно-асинхронный приемопередатчик (usart)
- •Регистр данных usart - udr - (usart I/o Data Register)
- •Регистр ucsra
- •Регистр ucsrв
- •Регистр ucsrс
- •Формат кадра
- •Скорость обмена данными
- •Передача данных
- •Прием данных
- •1.13. Последовательный периферийный интерфейс spi
- •1.14. Аналоговый компаратор (Analog Comparator)
- •2. Система команд
- •Команды логических операций
- •Команды арифметических операций и сдвига
- •Команды операций с битами
- •Команды пересылки данных
- •Команды передачи управления
- •Теоретическая часть
- •1.1. Методические указания по выполнению лабораторной работы
- •1.1.1. Создайте новый проект.
- •1.1.2. Напишите и отладьте программу lab1
- •. Содержание отчета
- •3.2. Практическая работа №1 Изучение системы команд мк avr aTmega8515
- •2. Содержание отчета
- •3.3. Лабораторная работа №2 Изучение работы с портами ввода/вывода мк avr
- •Контрольные вопросы
- •Литература
1.12. Универсальный синхронно-асинхронный приемопередатчик (usart)
Для передачи данных по последовательному каналу микроконтроллер ATmega8515 оснащен полнодуплексным универсальным приемопередатчиком (USART). Генератор обеспечивает любую скорость передачи информации в бодах.
Характеристики USART:
– Высокая скорость передачи при низкой частоте XTAL.
– 5– 9-разрядный форматы данных.
– Фильтрация шума.
– Обнаружение переполнения.
– Обнаружение ошибок формирования кадров.
Три отдельных прерывания:
– по завершению передачи (TX Complete),
– по пустому регистру передаваемых данных (TX Data Register Empty),
– по завершению приема (RX Complete).
Выводы МК, используемые USART:
1) PD0 (RxD) – вход USART,
2) PD1 (TxD) – выход USART,
3) PD4 (XCK) – вход-выход внешнего тактового сигнала USART.
В состав модуля USART входят три основные блока:
– тактирования,
– передатчика,
– приемника.
Рис. 23. Структура модуля USART
Блок тактирования USART включает: а) схему синхронизации, используемую для работы в синхронном режиме, б) контроллер скорости передачи.
Блок передатчика USART включает: а) одноуровневый буфер, б) сдвиговый регистр, в) схему управления.
Блок приемника USART включает: а) схемы восстановления тактового сигнала и данных, б) схему контроля четности, в) сдвиговый регистр, г) схему управления.
Буферные регистры приемника и передатчика располагаются по одному адресу пространства ввода-вывода ($0C ($2C)) и обозначаются как UDR. В этом регистре хранятся 8 младших разрядов принимаемых и передаваемых данных. При чтении выполняется обращение к буферному регистру UDR приемника, а при записи – к буферному регистру передатчика.
В модулях USART буфер приемника является двухуровневым (FIFO – буфер), изменение состояния которого происходит при любом обращении к регистру UDR.
Регистр данных usart - udr - (usart I/o Data Register)
Таблица 18. Формат регистра UDR
Биты |
|
|
||||||||
$0C ($2C) |
|
UDR |
||||||||
Чтение/Запись |
|
|
||||||||
Начальное состояние |
|
|
В состав USARTходят регистры управления и состояния модуля USART:
– регистр управления А: UCSRA ($0B($2B)),
– регистр управления B: UCSRB ($0A($2A)),
– регистр управления C: UCSRC ($20 ($40)).