- •1. Величины и способы формирования напряжений логических уровней. Высокоимпедансное состояние выхода.
- •2. Вычитание чисел в обратном и дополнительном кодах.
- •3. Вычитатель, работающий в дополнительном коде.
- •4. Вычитатель, работающий в обратном коде.
- •5. Иерархия шин современных персональных компьютеров. Структура пэвм.
- •6. Конфигурируемая логическая матрица и-или.
- •7. Методы выбора микропроцессоров
- •8. Многовходовой элемент логического умножения: схема монтажного «и»
- •9. Обмен по магистрали с мультиплексированной шиной адрес/данные.
- •10. Обмен по магистрали с разделенными шинами адрес/данные
- •12. Параллельный сумматор.
- •13. Полувычитатель и вычитатель
- •14. Полусумматоры и сумматоры
- •15. Понятие макроячейки программируемых логических интегральный схем.
- •17. Последовательный сумматор
- •18. Построение комбинационных схем по булевой функции, заданной таблицей истинности.
- •19. Правила перевода чисел из одной системы счисления в другую
- •20. Представление информации в эвм. Представление чисел в обратном и дополнительном коде. Числа с плавающей и фиксированной запятой.
- •21. Представление команд в эвм. Cisc, risc, нульоперандные процессоры.
- •22. Принципы фон Неймана.
- •23. Программируемые логические интегральные схемы: основные понятия.
- •24. Системы счисления. Их виды. Способы записи чисел.
- •25. Состав и назначение элементов процессора. Функции алу.
- •26. Способ построения двунаправленного буферного элемента.
- •27. Способ построения трехстабильного буферного элемента.
- •28. Способы табличного и модульного умножения.
- •29. Способы умножения чисел.
- •30. Табличные и модульные умножители.
- •31. Умножитель, использующий многократное сложение.
- •32. Умножитель, использующий операции сложения и сдвига.
- •33. Универсальный сумматор-вычитатель, работающий в дополнительном коде.
- •3 4. Условные графические обозначения микросхем.
- •35. Физические принципы построения вычислительных машин. Классификация эвм.
- •36. Элементы алгебры логики. Законы булевой алгебры.
- •37. Элементы микропроцессорных систем: постоянная и оперативная память.
- •38. Элементы микропроцессорных систем: регистры, дешифраторы, шифраторы.
- •39. Элементы микропроцессорных систем: счетчики, мультиплексоры.
- •40. Элементы микропроцессорных систем: триггеры и регистры.
- •41. Этапы развития вычислительной техники, поколения и перспективы развития эвм.
- •42. Физические принципы построения вычислительных машин.
20. Представление информации в эвм. Представление чисел в обратном и дополнительном коде. Числа с плавающей и фиксированной запятой.
Поле – это последовательность битов, имеющих определенный смысл. Байт – поле, состоящее из 8 двоичных разрядов. Слово – поле, которым оперирует процессор. Последовательность полей, байтов или слов, имеющих одинаковый смысл, называют массивом. Последовательность массивов называют сегментом.
Обратный код получается из прямого кода инвертированием всех значащих разрядов числа, учитывая незначащие нули числа. Разряд знака числа в инвертировании не участвует.
Инвертированию подлежат лишь отрицательные числа. В дополнительном коде для отрицательных чисел производится инверсия всех значащих разрядов и к числу к его младшему разряду добавляется единица. Положительные числа совпадают с прямым кодом.
1)Фиксированная точка означает, что положение точки определено жестко.
Как правило для того, чтобы задать знак числа используются один или два старших разряда числа. Если знаковый разряд равен 0, то число положительное, если -1, то число отрицательное.
Знаковый разряд не используется для записи числа. Преимущество данного формата записи чисел:
удобство использования. Недостаток: ограниченный диапазон представления чисел
2)Представление чисел с плавающей точкой основывается на нормальном и естественном способе записи чисел.
А=m*qp ,где m- мантисса числа, q- основание системы счисления, p- порядок числа
1230=0,123*104=12,3*102=0,0123*105
Для чисел с плавающей запятой существует два способа записи:
1. Нормализованный (при котором мантисса меньше 1 и первый значащий разряд справа от положения десятичной точки не равен 0). 0,0123*105- нормализованное, 12,3*102- ненормализованный.
Процесс перевода ненормализованных чисел в нормализованные- нормализация.
m- мантисса Sn- знак порядка
p- порядок Sm- знак мантиссы
Преимущества данного формата в том, что гораздо шире диапазон представления чисел.
Недостаток: необходимость выполнения операций с двумя полями, необходимость процедуры нормализации.
21. Представление команд в эвм. Cisc, risc, нульоперандные процессоры.
1) безадресные, состоящие всего лишь из одного поля КОП. В качестве операнда данных команд используется фиксированные внутренние регистры компьютера.
2) одноадресные, состоят из двух полей
Cop- это число, однозначно указывающее процессору какую операцию он должен выполнить. Данные числа уникальны для процессоров и их семейств.
Второе поле- адрес либо значение операнда. (например операция инверсии)
3) двухадресные-
Например команда А=В+А
4) трехадресные А=В+С
Возможны и 4,5..адресные команды, но редки.
В зависимости от полноты системы команд различают два типа архитектур процессоров:
CISC и RISC, также выделяют FRISC.
CISC- компьютер со сложный набором команд
RISC- компьютер с сокращенным набором команд
FRISC- RISC построенные на основе форт
трехадресная команда выполняется за количество шагов:
1) выставление адреса КОП 2) чтение КОП 3) дешифрация КОП 4) получение адреса1 5) получение значения операнда по адресу1 6) получение адреса2 7) получение значения операнда по адресу2
8) получение адреса3 9) выполнение процедуры согласно КОП 10) запись результата по адресу в память
Чем меньше адресность команды, тем выше быстродействие и меньше функциональность.
Для CISC машин (машин со сложной системой команд) характерны многоадресные команды, также характерно то, что команды выполняются за несколько тактов.
Для RISC процессоров характерно то, что команды выполняются за один такт. Снижение функциональности компенсируется тем, что RON выполняются в виде регистрового файла, объем информации которого больше, чем RON CISCa.
0-операндные машины – основой является стек. Основной набор – безадресные команды. Два верхних элемента стека максимально приближены к АЛУ. 0-операндный процессор часто относят к RISC-машинам, но как отдельный класс. Архитектура обладает максимальной производительностью. Недостатки: необходимость наличия дополнительных команд для управления стеком и загрузки данных в стек из внешней памяти данных.