![](/user_photo/2706_HbeT2.jpg)
- •2. Позиционные системы счисления. Двоичная система счисления.
- •3. Перевод чисел из десятичной в двоичную систему счисления.
- •5. Прямой код
- •6. Обратный код
- •7. Дополнительный код
- •8. Арифметические действия над двоичными числами со знаком. Переполнение. Расширение знаком.
- •9. Формат чисел с плавающей запятой (пз)
- •10. Стандарт ieee 754 представления чисел с пз
- •11. Особые значения чисел с плавающей точкой
- •13. Алгебра логики. Логические переменные. Логические операции. Таблица истинности
- •14. Формы представление логических функций. Сднф. Скнф
- •15. Логические элементы
- •16.Синтез комбинационных схем на основе логических выражений
- •17. Минимизация логических функций. Метод карт Карно
- •18. Комбинационные узлы эвм. Полусумматор. Полный одноразрядный сумматор
- •20. Комбинационные узлы эвм. Компаратор
- •21. Комбинационные узлы эвм. Дешифратор
- •22. Шифратор
- •23. Мультиплексоры
- •24. Реализация логических функций с использованием мультиплексора
- •25. Триггеры. Rs-триггер (latch)
- •28. Последовательностные схемы. Регистры
- •29. Последовательностные схемы. Делители частоты. Счетчики
- •32. Структура плис типа fpga
- •33. Язык описания цифровых устройств vhdl. Основные сведения
- •34. Язык описания цифровых устройств vhdl. Структурное и поведенческое описание проекта на языке vhdl
- •35. Запоминающие устройства. Иерархическая организация памяти
- •37. Арифметический сопроцессор fpu (Intel 8087)
20. Комбинационные узлы эвм. Компаратор
Цифровые компараторы (от compare - сравнивать) выполняют сравнение двух чисел, заданных в двоичном (двоично-десятичном) коде.
Простейшие компараторы формируют на выходе однобитовый сигнал равенства – ―1‖ или неравенства - ―0‖ двух чисел. Более сложные компараторы в случае неравенства определяют, которое из чисел больше.
Компараторы используются в центральных процессорах и микроконтроллерах. Примерами цифровых компараторов являются КМОП — 4063 и 4585, ТТЛ — 7485 и 74682-89.
21. Комбинационные узлы эвм. Дешифратор
Дешифратор - это комбинационный операционный узел, преобразующий m-разрядный двоичный позиционный код в n=2^m –разрядный унитарный код. Из всех n выходов дешифратора активный уровень появляется только на одном, номер которого определяется двоичным числом, установленном на адресных входах. Применяются в устройствах управления для дешифрации операций или микрокоманд в управляющие сигналы, в запоминающих устройствах для выбора ячейки памяти при записи или считывании информации и др. Если при m входах дешифратор имеет n=2^m выходов, то такой дешифратор называется полным. При 2^(m-1)<n<2^m дешифратор называется неполным, или частичным. Такой дешифратор использует лишь часть возможных наборов, имеет меньшее число выходов и внутренних схемных элементов.
22. Шифратор
Шифратор (кодер) — (англ. encoder) логическое устройство, выполняющее логическую функцию (операцию) - преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.
Двоичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.
Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:
где
—
число входов,
—
число выходных двоичных разрядов.
Троичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного (одноединичного или однонулевого) кода в троичный. При подаче сигнала ("1" в одноединичном коде или "0" в однонулевом коде) на один из n входов на выходе появляется троичный код номера активного входа.
Число входов и выходов в полном троичном шифраторе связано соотношением:
,
где
-
число входов,
-
число выходных троичных разрядов.
Число входов и выходов в полном k-ичном шифраторе связано соотношением:
,
где
-
число входов,
-
число выходных k-ичных разрядов,
-
основание системы счисления.
Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.