2.3.2 Организация режима прямого доступа к памяти

Назначение выводов

Рисунок 18 – УГО ИМС КР580ВТ57

Интерфейсная БИС КР580ВТ57 представляет собой программируемый контроллер прямого доступа к памяти (ПДП) и предназначен для организации режима ПДП от 4-х УВВ, с возможностью передачи 16 кбайт между памятью и УВВ без участия МП. ПДП является самым скоростным и наиболее приоритетным обменом данными в МПС между УВВ и памятью и применяется при передаче больших блоков данных.

При работе МПС в режиме ПДП МП отключается от системы и управление системой берёт на себя контроллер ПДП.

Контроллер ПДП обеспечивает:

1. независимый обмен с 4 УВВ в режиме прямого доступа к памяти;

2. восприятия от УВВ сигналов запроса на ПДП;

3. определение приоритетного УВВ;

4. перевод МП в режим захвата;

5. выдачу на УВВ и в память управляющих сигналов обмена;

6. управление шинами адреса и всей МПС.

Принимаемые в процессе обмена от УВВ данные записываются в ячейки памяти в порядке возрастания их адресов минуя контроллер. Начальный адрес может быть произвольным и по­мещается в регистр адреса БИС КР580ВТ57.

2.3.2 Организация выборки интерфейсных БИС

Рисунок 19 – УГО ИМС К556РТ4

Выбор периферийных БИС производим с помощью ИМС К556РТ4. В определенные ячейки ПЗУ записывается информация (код) позволяющий на выводе ПЗУ, к которому подключены БИС входом CS, сформировать 0.

Адреса периферийных БИС

КПДП (КР580ВТ57)=ЕОh (канал D2)

ППИ (КР580ВВ55)= 84h (канал D1)

ПКП (КР580BН59)=12h (канал D3)

Карта памяти ПЗУ

Таблица 10 – Карта памяти ПЗУ

БИС		Адрес на шине	D3	D2	D1	D0	HEX
КПДП	РАО	E0	1	0	1	1	B
	(РУ+РЦ)0	E1	1	0	1	1	B
	РА1	E2	1	0	1	1	B
	(РУ+РЦ)1	E3	1	0	1	1	B
	РА2	E4	1	0	1	1	B
	(РУ+РЦ)2	E5	1	0	1	1	B
	РА3	E6	1	0	1	1	B
	(РУ+РЦ)3	E7	1	0	1	1	B
	РР	E8	1	0	1	1	B
ППИ	кА	84	1	1	0	1	D
	кВ	85	1	1	0	1	D
	кС	86	1	1	0	1	D
	РУС	87	1	1	0	1	D
ПКП	УС1	12	1	1	0	1	D
	УС2	13	1	1	0	1	D