Комбинационные схемы

4.3.4. Упражнения

1.Построить схему 16-входового мультиплексора на 8-входовых мультиплексорах.

2.Построить схему 16-входового мультиплексора на 4-входовых мультиплексорах.

3.Как изменятся обозначения выходов в схеме на рис. 4.18, если поменять местами входы a3 и a0, а также a4 и a1.

4.Синтезировать функцию 5-ти аргументов

г(йцуке5)ър(1,2,3,4,6,8,9,11,13,12,14,18,19,24,27,30,31)

на 8-входовом мультиплексоре.

5. Построить схему преобразования кода Джонсона в двоичный код на мультиплексорах.

6. Построить схему дешифратора для 7-сегментного индикатора, отображающего не цифры, а буквы латинского алфавита: A, b, c, d, E, F, H, L, P, U. на 4-входовых мультиплексорах и элементах И- НЕ.

7. Построить схему демультиплексора с 32 выходами.

8. Синтезировать функцию

г(й,ц,у)ър(1,2,6,7)

на дешифраторе-демультиплексоре 1533ИД4.

9. Синтезировать функцию 4-х аргументов

г(йцук)ър(0,2,3,4,5,8,9,10,11,12,13)

на двух дешифраторах -демультиплексорах 1533ИД4.

4.4. Сумматоры и схемы сравнения

В цифровой схемотехнике символы 0 и 1 используются для обозначения уровней цифрового сигнала, а в алгебре логики – для обозначения ложного или истинного высказывания. Но символы 0 и 1 обозначают также и цифры двоичного числа. Это значит, что можно создать устройства, выполняющие арифметические операции над двоичными числами, например суммирование или сравнение.

4.4.1. Сумматоры

Сумматор – устройство, предназначенное для сложения двоичных чисел. Самый простой вариант сумматора использует принцип поразрядного сложения. Для построения подобного устройства необходимо синтезировать схему одноразрядного сумматора, а для сложения n- разрядных чисел – соединить последовательно n таких сумматоров.

Схема одноразрядного сумматора должна иметь входы для соот-

93

Цифровая схемотехника

ветствующих разрядов слагаемых, кроме того еще учитывать возможный перенос из предыдущего разряда. Построим таблицу истинности для i-того разряда сумматора. Обозначим через ai и bi разряды слагаемых, а через pi-1 – сигнал переноса из предыдущего разряда. На выходе схема должна выдавать сумму (si) и перенос в следующий разряд (pi). Строим таблицу для двух функций от трех переменных и заполняем ее, используя правила двоичной арифметики (табл. 4.20).

Табл. 4.20

Составляем карты Карно для функций si (рис. 4.28а) и pi (рис.4.28б), строим прямоугольники накрытия, по которым записываем функции:

si aibipi-1 V aibipi-1 V aibipi-1 V aibipi-1 pi aibi V aipi-1 V bipi-1

Рис. 4.28

У функции si никаких склеиваний провести нельзя, у нее СДНФ и МДНФ совпадают. Упростить формулу можно лишь вынесением за скобки. Но если использовать элементы другого базиса – сложение по модулю два, то схему можно значительно упростить, т.к. функция si – это сложение по модулю два всех трех переменных:

si ai bi pi-1 (ai bi) pi-1

Скобки поставлены, чтобы использовать 2-входовые элементы, (это можно сделать на основании справедливости ассоциативного за-

94

Комбинационные схемы

кона для операции сложение по модулю два).

В формуле для pi преобразуем дизъюнкцию в конъюнкцию по закону де Моргана и рисуем схему на элементах И-НЕ (рис. 4.29).

pi aibi aipi-1 bipi-1

=

=

si

bi

&

&

pi

&

pi-1

Рис. 4.29

Эту же схему можно построить на дешифраторе и двух элементах ИЛИ (рис. 4.30а), используя метод, описанный в главе 4.2.3, или на мультиплексорах.

Обозначение одноразрядного сумматора на схемах показано на рис. 4.30б. Здесь вход сигнала переноса обозначен PI (I – input), а вы-

ход – PO (O – output).

Рис. 4.30

Из одноразрядных сумматоров можно построить схему сумматора любой разрядности, соединяя их последовательно по цепям переноса (рис. 4.31а). На вход переноса самого младшего разряда нужно подать 0, а выход переноса самого старшего разряда можно использовать как флаг переполнения при суммировании.

Основной недостаток такой схемы – ухудшение быстродействия с

95

Цифровая схемотехника

увеличением разрядности схемы. Это происходит оттого, что сигнал переноса распространяется последовательно от младших разрядов к старшим через все одноразрядные сумматоры. Для увеличения быстродействия используют специальные схемы ускоренного переноса [1, 2] или параллельные сумматоры. Обозначение 4-разрядного сумматора (1533ИМ3) приведено на рис. 4.31б. Он также имеет вход и выход переноса для построения сумматоров большей разрядности.

Аналогично можно построить и другие схемы, выполняющие арифметические операции, например вычитание. Но операцию вычитание (А – В) проще реализовать через операцию сложения. Для этого необходимо сложить число А и число В, представленное в дополнительном коде. Для представления числа в дополнительном коде нужно проинвертировать каждый разряд данного числа и прибавить 1. Для инвертирования ставим в схему элементы НЕ, а добавление 1 осуществляем подачей на вход переноса сумматора 1. Полученная схема (рис. 4.32) выполняет операцию вычитания A – B.

4.4.2. Схемы сравнения

Схема сравнения или компаратор – устройство, предназначенное для сравнения двоичных чисел на равенство, на больше и меньше. Самый простой вариант компаратора использует принцип поразрядного сравнения. Сравнение начинается со старших разрядов, если они равны, необходимо учитывать результат сравнения из младших разрядов и т.д. Для построения подобного устройства необходимо синтезировать одноразрядную схему сравнения, а для сравнения n- разрядных чисел – соединить последовательно n таких компараторов.

Одноразрядная схема сравнения должна иметь входы для соот-

96

Комбинационные схемы

ветствующих разрядов сравниваемых чисел, кроме того иметь возможность учитывать результат сравнения из младших разрядов. Из младших разрядов могут передаваться три разных сигнала: равно, меньше и больше. Поэтому необходимо минимум два сигнала переноса, например P> и P<.

Рис. 4.32

Построим таблицу истинности для i-того разряда компаратора. Обозначим через ai и bi входы для подачи i-тых разрядов сравниваемых чисел, а через P>i и P<i – сигналы переноса из предыдущего разряда, говорящие о том, что в младших разрядах число A было больше или меньше B соответственно. На выходах схема должна выдавать результат сравнения, для этого обозначим через S>i выход, на котором появляется сигнал 1, когда в i-том разряде A > B, а через S<i – когда A < B.

Строим таблицу для двух функций от четырех переменных и заполняем ее (табл. 4.21). Если ai =1, а bi =0, то независимо от младших разрядов считаем, что все число А больше В. Аналогично для случая, когда ai =0, а bi =1, результат тоже не зависит от младших разрядов. И только когда i-тые разряды равны, результат будет зависеть от младших разрядов, что мы учитываем с помощью сигналов переноса. Ситуация, когда P>i = 1 и P<i = 1 невозможна, поэтому значение функций в этом случае неважно. В результате получаем частично заданные функции. В табл. 4.21 наборы идут не по порядку, поэтому перед минимизацией необходимо таблицу привести к стандартному виду. По таблице находим функции и строим схему.

Обозначение схемы сравнения приведено на рис. 4.33. Из таких одноразрядных компараторов составляем n-разрядную схему сравнения, соединяя их последовательно (рис. 4.34а). На входы переноса самого младшего компаратора подаем нули, а результат сравнения всей схемы берем с выходов старшего компаратора. Для получения

97

Цифровая схемотехника

выходного сигнала S= необходимо добавить логический элемент, который выдает 1, когда S> и S< равны нулю.

Для построения схемы можно использовать и три сигнала переноса, в этом случае нужно будет посчитать три функции от пяти аргументов. Запрещенных наборов в этом случае будет больше.

Основной недостаток схемы – ухудшение быстродействия с увеличением разрядности схемы. Для увеличения быстродействия можно построить схему параллельного компаратора. В качестве примера рассмотрим 4-разрядный компаратор 1533СП1 (рис. 4.34б). Он имеет три выхода результатов сравнения и три входа переноса для наращивания разрядности схемы. Сравниваемые числа подаются на входы А1 А4 и В1 В4, где А1 и В1 – младшие разряды. В зависимости от результатов сравнения и сигналов, подаваемых на входы переноса, компаратор выдает сигналы в соответствии с табл. 4.22.

98

Комбинационные схемы

Используя сумматоры и компараторы можно строить и более сложные схемы, например, когда одно число больше другого на некоторую величину или в заданное число раз. При этом для получения сравниваемого слагаемого используется сумматор, а затем проводится сравнение на компараторе. Для умножения можно использовать сложение и сдвиг. Необходимо учитывать и возможные переполнения.

Табл. 4.22

В качестве примера рассмотрим схему, которая выдает 1, когда одно четырехразрядное число больше другого в 2 раза. Реализуемая формула:

A > B * 2

Для умножения на 2 используем сдвиг на 1 разряд, т.е. разряды числа B подаем на входы компаратора со сдвигом (рис. 4.35). На вход B1 компаратора подаем 0.