Сумматор комбинационно-накапливающего типа

Сумматор работает следующим образом. Сигнал, отображающий цифру a_i, вводится по единичному входу S в триггер, который был предварительно установлен в нуль (если a_i вводится в триггер в парафазном коде, то установка триггера в нуль не делается). Цифра b_i второго слагаемого и перенос P_i поступают в комбинационную схему, реализующую функцию сложения по модулю два, т.е. . Сигналf₅ поступает на счетный вход триггера, в котором хранится цифра a_i первого слагаемого. В результате в триггере образуется код суммы, т.е.

При подаче синхроимпульсов в триггере образуется сумма S_i, которая появится на выходе в момент окончания действия синхроимпульса. Если a_i будет поступать в триггер в парафазном коде, то операция сложения будет выполняться за один такт: вначале такта в триггер поступает a_i (СИ=0), а при СИ=1 поступают b_i и P_i, т.е. такой сумматор обладает большим быстродействием по сравнению с сумматором накапливающего типа.

Многоразрядные сумматоры

В зависимости от того, каким образом в ЭВМ передаются числа, может быть два способа сложения: последовательный и параллельный. При последовательном способе сложения при передаче каждого слагаемого используется один канал, по которому код числа передается в виде временной последовательности цифр разряд за разрядом. Если для передачи каждого разряда числа предусмотрен отдельный канал, то применяется параллельный способ сложения.

Последовательный сумматор

Последовательный сумматор должен преобразовывать последовательные коды слагаемых в последовательный код суммы этих слагаемых. Такие сумматоры обычно строятся на основе одноразрядного комбинационного сумматора, в котором для запоминания сигнала переноса используется D-триггер.

Последовательный сумматор

При последовательном суммировании разряды a_i и b_i слагаемых А и В, начиная с младших, поступают на входы одноразрядного комбинационного сумматора SM с выходов сдвигающих регистров. Значения разрядов суммы S_i заносятся в освобождающиеся разряды одного из сдвигающих регистров. На вход P_i сумматора SM поступает сигнал переноса, который был получен в предыдущем такте при суммировании a_i-1, b_i-1 и P_i-1. Для запоминания сигнала переноса используется D-триггер. Очевидно, для сложения m разрядных чисел А и В используется m+1 такт (в последнем (m+1)-ом такте перенос из самого старшего разряда поступает на вход сумматора, где суммируется с нулевыми значениями цифр слагаемых). Поэтому такой сумматор обладает очень низким быстродействием. С целью ускорения процесса сложения используются параллельные сумматоры.

Параллельные сумматоры с последовательным переносом

При параллельном способе сложения необходимо иметь отдельные одноразрядные сумматоры для каждого разряда чисел. Параллельный сумматор может быть составлен из одноразрядных сумматоров путем соединения выхода, на котором получается сигнал переноса данного разряда, со входом для сигнала переноса соседнего, более старшего разряда. В зависимости от типа используемых одноразрядных сумматоров параллельные сумматоры могут быть комбинационными, накапливающими и комбинационно - накапливающими.

Простейшим является параллельный комбинационный сумматор с последовательным переносом, схема которого приведена.

Здесь сигнал переноса, который возникает в каком либо разряде распространяется к старшим разрядам по цепочке сумматоров, т.е. в таком сумматоре цепь переноса получается последовательной. Поэтому время сложения двух m-разрядных чисел будет равно m×t_зр, где t_зр - время задержки сигнала в цепях формирования переноса одноразрядного сумматора.

Если на таком сумматоре числа А и В складываются в обратном коде, то в схеме добавляется цепь циклического переноса, связывающая выход переноса старшего (знакового) разряда со входом переноса младшего разряда.

Недостатком рассмотренного сумматора является его сравнительно низкое быстродействие. Для увеличения быстродействия в сумматорах применяют сквозной, одновременный или групповой переносы.

Параллельный сумматор со сквозным переносом

При построении сумматора со сквозным переносом представим выражение для сигнала переноса в следующем виде:

P_i+1=a_ib_iÈa_iP_iÈb_iP_i=a_ib_iÈ(a_iÈb_i)P_i=C_iÈT_iP_i,

где C_i=a_ib_i – собственный перенос, сформированный в i-ом разряде;

T_i=a_iÈb_i - признак распространения переноса, образованного в предыдущих разрядах, через i-разряд;

T_i×P_i - транзитный перенос, т.е. перенос из предыдущих разрядов, проходящий через i-й разряд.

С учетом полученного выражения для P_i+1 схема сумматора со сквозным переносом может быть представлена в виде.

В этой схеме предполагается, что в каждом i-ом одноразрядном комбинационном сумматоре формируется кроме S_i еще и C_i=a_ib_i и T_i=a_iÈb_i.

Время суммирования m разрядных чисел равно t_å= t_зå+(m-1)t_зр,

где t_зå – время задержки в одноразрядном сумматоре сигнала на выходе S (суммы), t_зр - задержка в цепях формирования переноса. Отличительная особенность таких сумматоров заключается в том, что формирование переноса производится до образования цифры суммы в каждом разряде, что и способствует увеличению быстродействия.

Параллельный сумматор с одновременным переносом

Время формирования суммы может быть еще уменьшено, если использовать сумматоры с одновременным (параллельным) переносом. Принцип построения таких сумматоров заключается в том, что значение каждого разряда суммы получается в результате одновременного анализа данного и всех более младших разрядов слагаемых. Для вывода формулы одновременного переноса в (i+1)-ый разряд (P_i+1) представим все формулы сквозного переноса для каждого разряда:

P₁

P₂=C₁ÈT₁P₁

P₃=C₂ÈT₂P₂

. . . . .

P_i=C_i-1ÈT_i-1P_i-1

P_i+1=C_iÈT_iP_i

Подставив в уравнение P_i+1 значение P_i, получим

P_i+1=C_iÈT_iС_i-1ÈT_iT_i-1P_i-1.

Подставляя в это уравнение P_i-1 имеем

P_i+1=C_iÈT_iС_i-1ÈT_iT_i-1C_i-2ÈT_iT_i-1T_i-2P_i-2 и т.д.

В конечном счете логическое уравнение переноса в (i+1) разряд, выраженное через значения разрядов слагаемых имеет вид:

P_i+1=C_iÈT_iС_i-1ÈT_iT_i-1C_i-2ÈT_iT_i-1T_i-2C_i-3È…ÈT_iT_i-1T_i-2…T₃T₂C₁ÈT_iT_i-1T_i-2…T₃T₂T₁P₁

Из этого уравнения следует, что на выходе i-го разряда перенос P_i+1 возникает тогда, когда он образован в данном разряде, или если он был образован в некотором предыдущем разряде, а во всех последующих разрядах, включая данный, выполняется условие распространения переноса. Следовательно, перенос в каждом разряде может быть выработан одновременно с запуском переноса P₁ в младший разряд. Из этого уравнения может быть образована система уравнений для сумматора с одновременным переносом. Система уравнений для четырехразрядного сумматора имеет следующий вид:

P₁

P₂=C₁ÈT₁P₁

P₃=C₂ÈT₂C₁ÈT₂T₁P₁

P₄=C₃ÈT₃C₂ÈT₃T₂C₁ÈT₃T₂T₁P₁

На основании записанной системы уравнений строится схема сумматора с одновременным переносом, которая имеет следующий вид.

Т.к. слагаемые А и В в такой схеме подаются параллельно, то и переносы формируются одновременно. Время суммирования чисел в таком сумматоре равно t_å= t_зå+t_зр,

t_зå - время задержки формирования сигнала суммы (S_i), t_зр - время задержки формирования сигнала переноса. Схема формирования сигнала переноса на элементах булевого базиса в каждом разряде трехуровневая (один уровень – вычисление T_i и С_i, второй и третий уровни получение P_i+1 по сформированным - T_i и С_i). Поэтому t_зр=3Dt, где Dt – задержка сигнала в одном логическом элементе. Такие сумматоры являются самыми быстродействующими.

Из приведенной схемы видно, что цепи формирования сигнала переноса с увеличением номера разряда i усложняются и сам сумматор, в отличие от ранее рассмотренных, построен на неоднотипных схемах разрядов, т.е. является не регулярным. (Регулярными являются сумматоры, построенные на однотипных схемах, например сумматоры с последовательным и сквозным переносами). Поэтому существующие ограничения по нагрузочной способности и коэффициенту объединения не позволяют строить сумматоры с одновременным переносом на большее число разрядов. На практике используют в зависимости от требуемого быстродействия различные схемы сумматоров с групповым переносом.

Параллельные сумматоры с групповым переносом

В сумматорах с групповым переносом все разряды разбиваются на группы по P разрядов (обычно P=4¸6), причем в пределах каждой из групп перенос организуется по одновременному или сквозному методу. Между группами перенос может быть либо одновременным, либо сквозным. Например, 12-ти разрядный сумматор с одновременным переносом между группами (в каждой группе 4 разряда) имеет вид.

12-ти разрядный сумматор с одновременным переносом между группами

Здесь каждый четырех разрядный сумматор с одновременным переносом строится также - как это было рассмотрено ранее.

C_jгр - сигнал переноса из j группы (собственный перенос). Этот перенос вычисляется по формуле:

P_i+1=C_iÈT_iС_i-1ÈT_iT_i-1C_i-2ÈT_iT_i-1T_i-2C_i-3È…ÈT_iT_i-1T_i-2…T₃T₂C₁ÈT_iT_i-1T_i-2…T₃T₂T₁P₁, .

T_jгр - сигнал условия прохождения через j-ую группу (признак транзитного переноса).

T_jгр =T_lT_l-1…T_k, где k – номер младшего разряда в группе, l- номер старшего разряда в группе.

T_i – признак прохождения переноса через i-ый разряд.

Для нашей схемы:

P₂=C_1грÈT_1гр×P₁

P₃=C_2грÈT_2гр×P₂=С_2грÈT_2грС_1грÈT_2грT_1грP₁