
- •1. Классификация изделий микроэлектроники. Термины и определения
- •2. Типовые технологические процессы и операции создания полупроводниковых ис
- •2.1. Подготовительные операции
- •2.2. Эпитаксия
- •2.3. Термическое окисление
- •2.4. Легирование
- •2.5. Травление
- •2.6. Литография
- •2.7. Нанесение тонких пленок
- •2.8. Пленочные проводниковые соединения и контакты
- •2.9. Разделение пластин на кристаллы и сборочные операции
- •3. Способы электрической изоляции элементов полупроводниковых ис
- •3.1. Общие сведения
- •3.2. Изоляция p-n-переходом
- •3.3. Изоляция коллекторной диффузией
- •3 .4. Изоляция диэлектрическими пленками
- •3 .5. Совместная изоляция p-n-переходом и диэлектрическими пленками
- •3.6. Интегральные схемы на непроводящих подложках
- •4. Активные элементы интегральных микросхем
- •4.1. Биполярный транзистор
- •4.2. Полевой транзистор с изолированным затвором
- •4.3. Диоды
- •5. Пассивные элементы интегральных микросхем
- •5.1. Диффузионные резисторы
- •5.2. Пленочные резисторы
- •5.3. Диффузионные конденсаторы
- •5.5. Пленочные конденсаторы
3. Способы электрической изоляции элементов полупроводниковых ис
3.1. Общие сведения
В полупроводниковых ИС используются как биполярные, так и МДП-структуры. Различие в структурах, а также способах электрической изоляции элементов приводит к различию функциональных возможностей и электрических характеристик.
Технологии изготовления биполярных и МДП-транзисторов близки, хотя есть и некоторые особенности: необходимость специальных процессов для изоляции элементов в биполярных схемах и процессов получения тонких пленок подзатворного диэлектрика в МДП-схемах.
Технологический процесс производства полупроводниковых ИС многооперационный и длительный. Общее число технологических операций превышает 500, а длительность технологического цикла - до 50 дней. Характеристика основных технологических процессов уже была дана. Здесь мы остановимся лишь на способах создания электрической изоляции.
При создании полупроводниковых ИС малой и средней степени интеграции широко используются способы изоляции обратновключенным р-n-переходом и диэлектрическими пленками двуокиси кремния. Для БИС разработана технология изоляции с одновременным использованием р-n-перехода и диэлектрических пленок.
3.2. Изоляция p-n-переходом
Н
а
рис.5 показана структура интегрального
n-р-n-транзистора
изолированного p-n-переходом.
В этом транзисторе подложкой является
кремний р-типа;
на ней созданы эпитаксиальный n-слой
и так называемый скрытый
n+-cлoй..
Изолирующий р-n-переход
создается путем диффузии акцепторной
примеси на глубину, обеспечивающую
соединение образующихся при этой
диффузии р-областей
с р-подложкой.
В этом случае эпитаксиальный n-слой
разделяется на отдельные n-области
(изолирующие “карманы”), в которых и
создаются потом транзисторы. Эти области
будут электрически изолированы только
в том случае, если образовавшиеся
р-n-переходы
имеют обратное включение. Это достигается,
если потенциал подложки n-р-n-транзистора
будет наименьшим из потенциалов точек
структуры. В этом случае обратный ток
через р-n-переход
незначителен и практически исключается
связь между n-областями
(карманами) соседних транзисторов.
3.3. Изоляция коллекторной диффузией
П
ри
этом способе (рис.7) исходным является
создание на подложке p-Si
равномерного эпитаксиального р-слоя,
а в определенных местах под ним –
скрытого n+
слоя. Затем производят диффузию доноров
через маску и создают боковые n+-области,
касающиеся скрытого n+
слоя. В отличие от рис.6 образуется карман
р-типа
для создания р-базы
и n-эмиттера.
Совокупность скрытого n+
слоя и боковых n+
областей будет выполнять в транзисторе
функцию коллекторной области с выводом
К
на поверхности. Переход между n+-областями
и подложкой и обеспечивает изоляцию от
другого элемента ИС, если подложка имеет
наименьший потенциал.
3 .4. Изоляция диэлектрическими пленками
На рис.8. показана последовательность операций изоляции элементов тонкими диэлектрическими пленками. На исходной пластине n-кремния выращивается эпитаксиальный n+-cлой (рис.8, а). На поверхности пластины анизотропным травлением на глубину 20...30 мкм создаются канавки треугольной (V-образной) формы (рис.8, б). Рельефная поверхность термически окисляется, так что получается изолирующая пленка SiO2 толщиной около 1 мкм. Затем на поверхность SiO2 наносится слой высокоомного поликристаллического кремния толщиной 200... 250 мкм (рис.8, в). Исходный монокристалл n-кремния сошлифовывается снизу до тех пор, пока не вскроются вершины вытравленных канавок (рис.8, г), в результате чего образуются изолированные друг от друга слоем SiO2 монокристаллические области (карманы). Потом в этих карманах будут создаваться элементы интегральной схемы.
Диэлектрическая изоляция позволяет на несколько порядков снизить токи утечки и на порядок удельную емкость по сравнению с p-n-переходом. Существенным недостатком диэлектрической изоляции является необходимость точной шлифовки. Диэлектрические канавки могут быть и прямоугольной формы.