
- •Жизненный цикл микросхем различной технологии по данным американской фирмы "texas instruments" :
- •Кодировка
- •Элементы схемотехники цифровых устройств обработки информации Екатеринбург 2008
- •Введение
- •1 Арифметические и логические основы эвм
- •1.1 Арифметические основы эвм
- •1.2 Логические основы эвм
- •1.2.1 Основные положения алгебры логики
- •1.2.2 Логические элементы
- •1.2.3 Законы и тождества алгебры логики
- •2 Основы синтеза цифровых устройств
- •2.1 Последовательность операций при синтезе цифровых устройств комбинационного типа
- •2.2 Аналитическая запись логической формулы кцу
- •2.3 Понятие базиса
- •2.4 Минимизация логических формул
- •2.4.1 Расчётный метод минимизации
- •Метод минимизирующих карт Карно
- •2.4.2 Минимизация неопределённых логических функций
- •2.5 Запись структурных формул в универсальных базисах
- •3 Логические элементы
- •3.1 Основные параметры логических элементов
- •3.2 Транзисторно-транзисторная логика
- •3.2.2 Ттл элемент со сложным инвертором
- •3.2.3 Элементы ттлш
- •3.2.4 Элементы ттл с тремя выходными состояниями –
- •3.3 Эмиттерно-связанная логика
- •3.4 Транзисторная логика с непосредственными связями (тлнс)
- •3.5 Интегральная инжекционная логика
- •3.6 Логические элементы на моп-транзисторах
- •3.6.1 Логические элементы на ключах с динамической нагрузкой
- •3.6.2 Логические элементы на комплементарных ключах
- •4 Цифровые устройства комбинационного типа
- •4.1 Двоичные сумматоры
- •4.1.1 Одноразрядные сумматоры
- •4.1.2 Многоразрядные сумматоры
- •4.1.3 Арифметико-логические устройства
- •4.2 Кодирующие и декодирующие устройства
- •4.2.1 Шифраторы
- •4.2.2 Дешифраторы (декодеры)
- •4.3 Коммутаторы цифровых сигналов
- •4.3.1 Мультиплексоры
- •4.3.2 Дешифраторы – демультиплексоры
- •4.4 Устройства сравнения кодов. Цифровые компараторы.
- •4.5 Преобразователи кодов. Индикаторы
- •5. Цифровые устройства последовательностного типа
- •5.1 Триггеры
- •5.1.3 Триггер т – типа (Счётный триггер)
- •5.1.5 Несимметричные триггеры
- •5.2 Регистры
- •5.2.1 Параллельные регистры (регистры памяти)
- •5.2.2 Регистры сдвига
- •5.2.3 Реверсивные регистры сдвига
- •5.2.4 Интегральные микросхемы регистров (примеры)
- •5.3 Счётчики импульсов
- •5.3.1 Требования, предъявляемые к счётчикам
- •5.3.2 Суммирующие счётчики
- •5.3.3 Вычитающие и реверсивные счётчики
- •5.3.4 Счётчики с произвольным коэффициентом счёта
- •5.3.4 Счётчики с последовательно-параллельным переносом
- •5.3.5 Универсальные счётчики в интегральном исполнении (Примеры)
- •6 Запоминающие устройства
- •6.1 Иерархия запоминающих устройств эвм
- •6.2 Структурные схемы зу
- •6.3 Оперативные запоминающие устройства
- •6.3.1 Типы оперативных запоминающих устройств
- •6.3.2 Основные параметры зу
- •6.3.3 Внешняя организация и временные диаграммы статических озу
- •6.3.4 Микросхемы озу
- •Список использованных источников
- •Рекламные ссылки
4.4 Устройства сравнения кодов. Цифровые компараторы.
Устройства сравнения кодов предназначены для выработки выходного сигнала в случае, когда поступающие на их входы коды двух чисел оказываются одинаковыми.
Числа А и В считаются равными, если
разрядные коэффициенты чисел А и В
оказываются одинаковыми, то есть,
если
1
или
0.
Эти равенства
можно привести к одному:
Поскольку это равенство выполняется
для каждого разряда, то выходной
сигнал Y можно представить
в виде логической функции:
где n – число разрядов.
Рисунок 38 Устройства сравнения кодов: а) – структурная схема; б) – минимизированный вариант схемы сравнения в одном разряде; в) – одноразрядный компаратор; г) – УГО 4 – разрядного компаратора.
Структурная схема устройства сравнения кодов, составленная на основании приведённого выше уравнения приведена на рисунке 38,а. Выходной сигнал Y=1 будет иметь место только при условии, если будут единичными результаты сравнения во всех разрядах сравниваемых чисел.
Недостатком рассмотренной схемы является большое число входов, так как для работы устройства требуются не только прямые, но и инверсные коды чисел А и В.
На основе законов алгебры логики разработаны устройства сравнения, работающие только с прямыми кодами.
Схема одноразрядного элемента сравнения, построенная на основании этого уравнения, приведена на рисунке 38,б. Функциональная схема, построенная на этих элементах, будет иметь вдвое меньшее число входов.
Цифровые компараторы являются универсальными элементами сравнения, которые помимо констатации равенства двух чисел, могут установить какое из них больше.
Простейшая задача состоит в сравнении двух одноразрядных чисел. Схема одноразрядного компаратора приведена на рисунке 38,в. При рассмотрении принципа работы схемы следует иметь в виду, что если ai < bi, то ai = 0, а bi = 1 и, наоборот.
Для сравнения многоразрядных чисел используется следующий алгоритм. Сначала сравниваются значения старших разрядов. Если они различны, то эти разряды и определяют результат сравнения. Если они равны, то необходимо сравнивать следующие за ними младшие разряды, и т. д.
Цифровые компараторы выпускают в виде отдельных микросхем. Например, К561ИП2 позволяет сравнивать два 4 – разрядных числа с определением знака неравенства. УГО этой МС приведено на рисунке 38,г.
Устройство обладает свойством наращиваемости разрядности сравниваемых чисел. Для сравнения, например, 8 – разрядных чисел можно применить две четырёхразрядные микросхемы. Для этой цели в МС К561ИП2 предусмотрены три дополнительных входа: A > B, A = B и A B, к которым подводятся соответствующие выходы микросхемы, выполняющей сравнение младших разрядов. Если используется только одна микросхема, то на вход A = B надо подать лог. «1», а на входы A < B и A > B – дог. «0».