Транзисторно-транзисторная логика (ттл)
Схема ТТЛ, изображенная на рис.8.3 во многом напоминает схему ДТЛ
Рис. 8.3 Транзисторно-транзисторная логика (ТТЛ)
Схема имеет один управляющий вход и один выход.
Рабочие свойства логических элементов определяет ряд параметров: быстродействие, нагрузочная способность, помехоустойчивость, степень генерирования помех, мощность рассеяния.
На основе логических элементов строятся комбинационные логические схемы называемые цифровыми логическими автоматами без памяти, к ним относятся дешифраторы, шифраторы, мультиплексоры, демультиплексор, сумматоры, полусумматоры, компараторы.
К цифровым логическим автоматам с памятью относится триггер – устройство с двумя устойчивыми состояниями, одно из которых ноль, а другое 1. Причем в одном из этих состояний триггер может находится как угодно долго. Смена состояния триггера производится внешним сигналом, этот процесс называют переключением, перебросом, опрокидыванием. Главная роль в формировании свойств триггерной системы принадлежит управляющему устройству. Тип триггера определяется функциональной зависимостью между сигналами на входах и выходах, которая может быть выражена разными способами: временными диаграммами, характеристическими уравнениями, таблицами внешних переходов (таблицами состояний), графами переходов. Различают несколько разновидностей триггеров: RS-, D-, JK-, DV-, T- триггеры.
Программируемые управляющие устройства нашли широкое применение в системах управления различными технологическими процессами. совокупность арифметико-логического устройства, регистров общего назначения, устройств запоминающих, устройств ввода-вывода и др реализуется в виде отдельных или общих микросхемах. Мозгом микропроцессоров является арифметико-логическое устройство, которое представляет собой логический комбинационный автомат. Схема АЛУ содержит комбинационные логические устройства, генераторы логических функций, сумматоры и полусумматоры.
§ 8.7. Примеры тестов
1. Число 110112 в десятичной системе исчисления
2.Число 111002 в десятичной системе исчисления
3.Число 1410 в двоичной системе исчисления
4.Число 1210 в двоичной системе исчисления
5. В двоичной системе исчисления сумма двух чисел 11012+1410 (пять бит)
6. В двоичной системе исчисления сумма двух чисел 11112+1510 (пять бит)
7.В двоичной системе исчисления сумма двух чисел 11112+1610 (пять бит)
8. В десятичной системе исчисления разность двух чисел 110102 - 001102
9. В десятичной системе исчисления разность двух чисел 110102 - 001112
10. Результат перемножения двух числе в двоичной системе исчисления 11112 и 210 (пять бит)
11. Результат перемножения двух числе в двоичной системе исчисления 11012 и 210 (пять бит)
12. Уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями
X1=1
X2=1
X3=1
13. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями
X1=0
X2=0
X3=1
14. Логический уровень сигнала на выходе Y2 при подаче на вход схемы сигналов с логическими уровнями
X1=1
X2=1
X3=1
-15. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями
X1=1
X2=1
X3=1
-16. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями
X1=0
X2=0
X3=1
17. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями
X1=1
X2=0
X3=1
17. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями, если выходные сигналы описаны уравнением:
X1=1
X2=1
X3=1
18. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями, если выходные сигналы описаны уравнением:
X1=0
X2=0
X3=1
19. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями, если выходные сигналы описаны уравнением:
X1=1
X2=0
X3=1
20. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями, если выходные сигналы описаны уравнением:
X1=1
X2=1
X3=1
21. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями, если выходные сигналы описаны уравнением:
X1=0
X2=0
X3=1
22. Логический уровень сигнала на выходе Y1 при подаче на вход схемы сигналов с логическими уровнями, если выходные сигналы описаны уравнением:
X1=1
X2=0
X3=1