164 Глава 3. Цифровой логический уровень

А теперь давайте представим, что Q=l, a R и S все еще равны 0. Верхний вен­тиль имеет входы 0 и 1 и выход Q (то есть 0), который возвращается в нижний вентиль. Такое положение вещей, изображенное на рис. 3.21, б, также состоятель­но. Положение, когда оба выхода равны 0, несостоятельно, поскольку в этом слу­чае оба вентиля имели бы на входе два нуля, что привело бы к единице на выходе, а не к нулю. Точно так же невозможно иметь оба выхода равных 1, поскольку это привело бы к входным сигналам 0 и 1, что вызывает на выходе 0, а не 1. Наш вывод прост: при R=S=0 защелка имеет два стабильных состояния, которые мы будем называть 0 и 1 в зависимости от Q.

А сейчас давайте рассмотрим действие входных сигналов на состояние защел­ки. Предположим, что S принимает значение 1, в то время как Q=0. Тогда входные сигналы верхнего вентиля будут 1 и 0, что приведет к выходному сигналу Q=0. Это изменение делает оба входа в нижний вентиль равными 0 и, следовательно, выходной сигнал равным 1. Таким образом, установка S на значение 1 переключа­ет состояние с 0 на 1. Установка R на значение 1, когда защелка находится в состо­янии 0, не вызывается изменений, поскольку выход нижнего вентиля НЕ-ИЛИ равен 0 и для входов 10, и для входов 11.

Используя подобную аргументацию, легко увидеть, что установка S на значе­ние 1 при состоянии защелки 1 (то есть при Q=l) не вызывает изменений, но уста­новка R на значение 1 приводит к изменению состояния защелки. Таким образом, если S принимает значение 1, то Q будет равно 1 независимо от предыдущего со­стояния защелки. Сходным образом переход R на значение 1 вызывает Q=0. Схе­ма «запоминает», какой сигнал был в последний раз: S или R. Используя это свой­ство, мы можем конструировать компьютерную память.

Синхронные SR-защелки

Часто бывает удобно сделать так, чтобы защелка меняла состояние только в опре­деленные моменты. Чтобы достичь этой цели, мы немного изменили основную схему и получили синхронную SR-защелку (рис. 3.22).

Q

Тактовый п генератор

Рис. 3.22. Синхронная SR-защелка

Эта схема имеет дополнительный синхронизирующий вход, который обычно равен 0. Если этот вход равен 0, то оба выхода вентилей И равны 0 независимо от S и R, и защелка не меняет состояние. Когда значение синхронизирующего входа равно 1, действие вентилей И исчезает и состояние защелки становится зависи­мым от S и R. Для обозначения того факта, что синхронизирующий вход равен 1

Память

165

(то есть состояние схемы зависит от значений S и R), часто используется термин стробировать.

' До сих пор мы скрывали, что происходит, если S=R=1. И по понятным причи­нам: когда и R, и S в конце концов возвращаются к 0, схема становится недетерми­нированной. Единственное состоятельное положение при S=R=1 — это Q=Q=0, но как только оба входа возвращаются к 0, защелка должна перейти в одно из двух стабильных состояний. Если один из входов принимает значение 0 раньше, чем другой, оставшийся в состоянии 1 «побеждает», потому что когда один из вхо­дов равен 1, он управляет состоянием защелки. Если оба входа переходят к 0 од­новременно (что маловероятно), защелка переходит в одно из своих состояний наугад.

Синхронные D-защелки

Чтобы разрешить неопределенность SR-защелки (неопределенность возникает в случае, если S=R=1), нужно предотвратить появление подобной неопределенно­сти. На рис. 3.23 изображена схема защелки только с одним входом D. Так как входной сигнал в нижний вентиль И всегда является обратным кодом входного сигнала в верхний вентиль И, ситуация, когда оба входа равны 1, никогда не воз­никает. Когда D=l и синхронизирующий вход равен 1, защелка переходит в со­стояние Q=l. Когда D=0 и синхронизирующий вход равен 1, защелка переходит в состояние Q=0. Другими словами, когда синхронизирующий вход равен 1, теку­щее значение D отбирается и сохраняется в защелке. Такая схема, которая называ­ется синхронной D-защелкой, представляет собой память объемом 1 бит. Значение, которое было сохранено, всегда доступно на выходе Q. Чтобы загрузить в память текущее значение D, нужно пустить положительный импульс по линии синхрони­зирующего сигнала.

Рис. 3.23. Синхронная D-защелка

Такая схема требует наличия 11 транзисторов. Более сложные схемы могут хранить 1 бит, имея всего 6 транзисторов. На практике обычно используются по­следние.

Триггеры (flip-flops)

Многие схемы выбирают значение на определенной линии в определенный мо­мент времени и запоминают его. В такой схеме, которая называется триггером,

166