Структура многоразрядного сумматора с последовательным переносом

S₀ S₁ S₂

a₀ a₁ a₂

a SM a SM a SM

b₀ S b₁ S b₂ S

b b b

S₃

p P p P p P

Недостаток: быстродействие многоразрядных сумматоров с последовательным

переносом ограничено задержкой распростанения переноса т.к.

форирование сигнала переноса на выходе старшего разряда не может

произойти до тех пор, пока сигнал переноса младшего разряда не

распространиться последовательно через все разряды сумматора.

0 1 1 1 1 1

0 0 0 0 0 1

1 0 0 0 0 0 0

Структура многоразрядного суммматора с параллельным переносом

Паралельный перенос в i - том разряде многоразрядного сумматора можно определить как функцию разрядов слагаемых i - того, всех младших разрядов и входного переноса. Для организации этого принципа в каждом разряде сумматора должны быть сформированы два дополнительных сигнала ( D_i , F_i ).

D_i - функция генерации переноса в данном разряде.

F_i - функция распространения переноса через данный разряд

P_i = a_i b_i + p_i (a_i + b_i) = D_i + p_i F_i

С учетом этих значений запишем уравнение, описывающее структуру четырехразрядного паралельного сумматора с паралельным переносом:

P₀ = D₀ + F₀ p_вх ;

P₁ = D₁ + P₀ F₁ = D₁ + F₁ D₀ + F₀ F₁ p_вх ;

P₂ = D₂ + P₁ F₂ = D₂ + F₂ D₁ + F₁ F₂ D₀ + F₀ F₁ F₂ p_вх ;

P₃ = D₃ + P₂ F₃ = D₃ + F₃ D₂ + F₂ F₃ D₁ + F₃ F₂ F₁ D₀ + F₃ F₂ F₁ F₀ p_вх ;

D₀ F₀

P₃ = D^/₀ + F^/₀ p_вх ;

D^/₀ - функция генерации выходного переноса из четырехразрядной секции.

F^/₀ - функция распространения переноса через четырехразрядную секцию.

Схемы ускоренного переноса (суп) реализованные на данных уравнениях:

D^/₀ и F^/₀ используют для дальнейшей наращиваемости.

Лекция 2 “Матричные комбинационные умножители”

Процедура умножения это достаточно долгая по времени выполнения команда, поэтому есть смысл реализовать аппаратное умножение с возможностью наращивания операндов.

Различают два типа цифровых умножителей: множительный блок ( МБ ) и множительно-суммирующий блок ( МСБ ).

1. Множительный блок (практически никогда не используется) : S = A * B ;

2. Множительно-суммирующий блок : S = A * B + К + М ;

Возьмем максимально большие значения А = В = К = М = 1111, убедимся что

переполнения не происходит:

1 1 1 1

1 1 1 1

1 1 1 0 0 0 0 1 - ( A*B ) = 225₁₀

1 1 1 1 0 - (К+М) = 30₁₀

1 1 1 1 1 1 1 1

Матричный умножитель на микросхеме 564ИП5.

Интегральная микросхема 564ИП5 выполняет операции: 2р * 2р + 2р + 2р

т.е. является множительно-суммирующим блоком.

a₁ MUL S₀ a₁ a₀

a₀ b₁ b₀

b₁ S₁ a₁ b₁ a₀ b₀

b₀ a₀ b₀ a₁ b₁ M₀

k₁ S₂ S₁ S₀

k₀

M₁ P₀

M₀

m P₁

рис. 1 Мультиплексор

Схема 1

Пример:

a₃ a₂ a₁ a₀

b₃ b₂ b₁ b₀

a₃ b₀ a₂ b₀ a₁ b₀ a₀ b₀

a₃ b₁ a₂ b₁ a₁ b₁ a₀ b₁

a₃ b₂ a₂ b₂ a₁ b₂ a₀ b₂

a₃ b₃ a₂ b₃ a₁ b₃ a₀ b₃

Схема 2