Организация микропроцессорных систем

реализуемой команды осуществляется определение адресов операндов, участвующих в операции, непосредственно выполнение команды и сохранение результатов операции.

Любая команда, выполняемая операционным блоком, описывается некоторой микропрограммой и реализуется за определенное количество тактов, в каждом из которых выполняется одна или несколько микроопераций. При выполнении микропрограммы на соответствующие управляющие шины операционного блока подается определенным образом распределенная во времени последовательность управляющих функциональных сигналов (микроопераций). Порядок выполнения микроопераций может изменяться в зависимости от признаков операции, вырабатываемых в АЛУ и являющихся входными сигналами УУ.

Таким образом, устройство управления формирует распределенную во времени и пространстве последовательность внешних и внутренних управляющих сигналов (УС), обеспечивающих выборку и выполнение команды.

Одной из важнейших характеристик УУ является возможность изменения последовательности управляющих слов (микроопераций). По этому критерию УУ подразделяются на УУ с «жесткой» логикой, или специализированные УУ, и на универсальные или микропрограммные УУ. На рис.2.10 представлена структура УУ с «жесткой» логикой.

Входной информацией для УУ является содержимое регистра команд, определяющее тип выполняемой команды (КОП), и признаки операций, вырабатываемые АЛУ.

Рис.2.10. Устройство управления с «жесткой» логикой

Выходная информация представляет собой совокупность управляющих сигналов, вырабатываемых УУ в соответствии с заданной микропрограммой. Интервал времени, отводимый на выполнение микрооперации, называется рабочим тактом или тактом процессора. Длительность такта устанавливается по самой продолжительной микрооперации. Синхронизация УУ осуществляется с помощью счетчика тактов, управляемого внешним генератором тактовых импульсов Т.

В состав УУ входят запоминающие и комбинационные схемы, выполняющие функции запоминания текущего состояния, определяющие совокупность УС, и формирования следующего состояния в соответствии с входными признаками. Микропрограмма в таком УУ задается взаимосвязями между элементами логических схем, основу которых составляют счетчики, регистры, дешифраторы. Изменение микропрограммы в УУ приводит к заданию новых взаимосвязей между элементами, что равносильно проектированию новой логической схемы УУ. Таким образом, основным свойством УУ с «жесткой» логикой является фиксированный набор системы команд, который задан на этапе проектирования. УУ с «жесткой» логикой используются в специализированных и однокристальных МП.

Структурная схема микропрограммного УУ (МУУ) – устройство управления с хранимой в памяти логикой показана на рис.2.11.

Рг А М К

ПМ К

…

Д Ш М О

…

У С

Рис.2.11. Микропрограммное устройство управления

В состав устройства входят контроллер последовательности микрокоманд (КПМК), регистр адреса микрокоманд (РАМК), память микрокоманд, регистр микрокоманды (РМК) и дешифратор микроопераций (ДШ МО).

Основным назначением КПМК является реализация управляющих структур, встречающихся в микропрограммах: линейной последовательности, структуры вида «если Р, то Х, иначе Y» и структуры вида «пока Р, делай Х». При этом контроллер реализует следующие функции:

-производит дешифрацию кода операции команды (КОП) для обращения к первой микрокоманде микропрограммы, интерпретирующей данную команду;

-формирует адреса следующих микрокоманд по указанным выше трем управляющим структурам;

-сохраняет признаки переходов, поступающие из операционного блока и формируемые при выполнении микрокоманд условного перехода;

-осуществляет управление прерываниями на микропрограммном уровне.

Память микрокоманд предназначена для хранения микрокоманд, ее емкость и разрядность однозначно определяются набором реализуемых микропрограмм. Путем изменения набора микропрограмм можно гибко менять систему команд микропроцессора и тем самым ориентировать его функциональную направленность.

Регистр микрокоманды предназначен для хранения микрокоманды при выполнении текущего микрокомандного цикла. Микрокоманда содержит три основных поля: код микрооперации КМО, адрес следующей микрокоманды АСМК, поле кода признаков КПР, в котором указывается, какой признак разветвления в микропрограмме необходимо анализировать КПМК.

Дешифратор микроопераций служит для декодирования кода микрооперации и формирования управляющих сигналов, инициирующие выполнение соответствующих микроопераций в операционном блоке.

Микропрограммное устройство управления функционирует следующим образом. КОП с регистра команд поступает на вход КПМК. КПМК дешифрирует его и на выходе регистра адреса микрокоманд контроллера формируется адрес первой микрокоманды выполняемой микропрограммы. Микрокоманда, подлежащая реализации в текущем микрокомандном цикле, считывается из памяти на регистр микрокоманд. ДШМО декодирует код микрооперации и формирует управляющие слова, которые инициируют выполнение микрокоманды в операционном блоке. АСМК может указываться в микрокоманде явным образом или формироваться естественным путем, как это имеет место при выборке команд. После выполнения выбранной микрокоманды микрокомандный цикл повторяется.

Основными вопросами при проектировании микропрограммного УУ, которые приходится решать с целью достижения оптимальных параметров УУ, являются:

1)определение совместимости во времени циклов выборки и выполнения микрокоманд;

2)анализ способов формирования следующего адреса микрокоманды;

3)выбор способа кодирования микрокоманд;

4)выбор типа синхронизации при формировании микрооперации.

Выборка и выполнение микрокоманд

Выделяют три способа совместимости выборки и выполнения микрокоманд:

-последовательный;

-параллельный;

-последовательно-параллельный.

При последовательном способе (рис.2.12,а) выборка следующей микрокоманды МКi+1 не инициируется до завершения предыдущей микрокоманды МКi. Достоинством данного подхода является простота организации микрокомандного цикла.

При параллельном способе (рис.2.12,б) имеет место совмещение этапов выборки МКi+1 и выполнения МКi. В этом случае при одинаковом времени на этапах выборки и выполнения микрокоманд достигается фактическое сокращение микрокомандного цикла в два раза.

Однако при выполнении микрокоманд условной передачи управления адрес следующей микрокоманды зависит от результата выполнения предыдущей, и в этом случае используют последовательно-параллельный способ выборки и выполнения МК (рис.2.12,в).

Р – реализация

Здесь выборка микрокоманды условного перехода МКi+2 начинается только после завершения выполнения предыдущей команды МКi+1. Иногда с целью сокращения времени реализации микрокомандного цикла при условном переходе предсказывают направление перехода, и при удачном предсказании получают выигрыш в быстродействии, иначе цикл выборки повторяется.

Способы формирования адреса следующей микрокоманды

Способ адресации микрокоманд определяет правило формирования адреса следующей микрокоманды. В ЭВМ используется два основных способа адресации: принудительный и естественный методы.

Принудительная адресация сводится к указанию в каждой микрокоманде адреса следующей микрокоманды,

Конец

Рис.2.13. Форматы микрокоманды: а) – операционная МК; б) – управляющая МК; в) – микрокомандный цикл

а при естественной адресации - адрес следующей микрокоманды образуется путем приращения адреса предыдущей, как это имеет место при формировании следующей команды.

Это позволяет за счет исключения поля адреса из операционных микрокоманд уменьшить разрядность памяти. На рис.2.13 а), б) приведены форматы операционной и управляющей микрокоманды, а на рис.2.13 в) приведен микрокомандный цикл при естественной адресации. Признак α определяет тип микрокоманды: α = 1 - операционная микрокоманды; а при α = 0 - управляющая.

Кодирование микрокоманд

Основные способы кодирования микрокоманд.

…

МО1 МО2 … МОn

Рис.2.14. Горизонтальное кодирование Этот способ (рис.2.14) является простейшим вариантом кодирования, при котором

каждый разряд поля кода микрооперации однозначно определяет управляющий сигнал для выполнения микрооперации.

Из-за большого набора микроопераций (10-100) горизонтальное кодирование может потребовать большой разрядности памяти микрокоманд. С другой стороны, из-за ограничений на совместимость микроопераций в большинстве микрокоманд лишь небольшое число разрядов в поле КМО будет содержать 1, в основном же, микрокоманда

будет состоять из 0. Это приводит к неэффективному использованию памяти микропрограмм.

Достоинством горизонтального кодирования является возможность параллельной работы нескольких операционных блоков, что позволяет существенно повысить быстродействие и приводит к высокой степени загрузки оборудования, а также простота формирования УС.

…

МО1 МО2 МОn

Рис.2.15. Вертикальное кодирование

операционной части микрокоманды (рис.2.15). Количество разрядов операционной части микрокоманды определяется как:

m=]log2 n[.

Отсюда видно, что основным достоинством является небольшая длина микрокоманды, что приводит к сокращению емкости ПМК. Однако, в этом случае требуются сложные дешифраторы на большое количество микроопераций, и увеличиваются временные затраты на дешифрацию, а главное – каждой микрокоманде указывается лишь одна микрооперация, что приводит к увеличению длины микропрограмм по сравнению с горизонтальным кодированием.

3) смешанное кодирование Развитием способов кодирования микрокоманд с целью устранения основных

недостатков, присущих горизонтальному и вертикальному способам, является горизонтально-вертикальное, или смешанное, кодирование микрокоманд (рис.2.16).

При смешанном кодировании множество микроопераций V разбивается на k подмножеств (или полей):

k

V= UVi .

i=1

Подмножества Vi кодируются горизонтальным, а микрооперации внутри каждого из этих подмножеств вертикальным способами. В этом случае каждому подмножеству Vi выделяется отдельное поле в операционной части микрокоманды. Длина n операционной части микрокоманды равна:

n = ∑k ]log2 mi [ ,

i=1

где mi - число микроопераций в поле i (i =1, k ).

В современных микропроцессорах широко используется двухуровневое кодирование микрокоманд. Например, в МП68000 фирмы Motorola первый уровень микрокоманд использует вертикальное кодирование МК, выбирающие широкие горизонтальные МК второго уровня, называемые нанокомандами. Основой использования данного принципа кодирования является то, что в случае горизонтального кодирования часто для реализации микропрограмм используется небольшая часть параллельно выполняемых МО из максимально возможного их числа. Поэтому за счет хранения данных комбинаций в отдельной памяти нанокоманд (ПНК) небольшой емкости и разрядности, требуемой для горизонтального кодирования МК, можно достичь значительного сокращения общей емкости памяти с максимальным параллелизмом при выполнении микроопераций.

На рис.2.18 представлена структурная схема УУ с двухуровневым кодированием микрокоманд, в котором на первом уровне используется вертикальное кодирование, а на втором – горизонтальное. Выполнение микрокоманды осуществляется следующим образом.

Первая микрокоманда с вертикальным кодированием извлекается из ПМК, поле кода микрооперации, которой является адресом нанокоманды. Нанокоманда, считанная из памяти, и определяет множество микроопераций, реализуемых в текущем микрокомандном цикле.

Например, память для хранения микропрограмм объемом 4К 32-битных микрокоманд при числе нанокоманд 256 может быть реализовано как совокупность памяти

ПМК КОП

микрокоманда

КМО АСМК

Рис.2.18. УУ с двухуровневым кодированием микрокоманд

микрокоманд емкостью 4К 8-битных слов и памяти нанокоманд емкостью 256 32-битных слов. Это позволяет сократить память в три раза. Обычно такие структуры УУ реализуются на программируемых логических матрицах.

Синхронизация микрокоманд

Воснове синхронизации микрокоманды лежит число тактирующих сигналов, необходимых для ее реализации. С этой точки зрения выделяют однотактные микрокоманды

имноготактные, для реализации которых требуется последовательность тактирующих сигналов.

Воднотактных микрокомандах все микрооперации выполняются одновременно в течение одного такта, и называется микрокомандным циклом.

Вмноготактных микрокомандах такт (микрокомандный цикл) разбивается на части, называемые микротактами, и указанные в микрокоманде микрооперации выполняются в различные микротакты. В этом случае приходится учитывать временные зависимости между отдельными микрооперациями. Однако, становится возможным включать в микрокоманду взаимно исключающие микрооперации, разводя их по разным тактам.

Многотактная синхронизация позволяет минимизировать число микрокоманд в памяти, упрощает параллельную выборку и выполнение микрокоманд, также упрощает связи между источниками и приемниками информации при выполнении микрокоманд.

Рис.2.19. Синхронизация: а) однотактная б) многотактная

Недостатком многотактной синхронизации является то, что она требует большого объема оборудования по обеспечении синхронизации отдельных фаз сложной микрокоманды. Достоинством однотактной синхронизации является простота его технической реализации.

2.5. Организация интерфейса в микропроцессорных системах

ЭВМ осуществляет обмен информацией с внешним миром посредством периферийных устройств (ПУ), таких как телетайпы, клавиатура, дисплеи, магнитные диски, ленты, АЦП, ЦАП и др. К числу ПУ могут относиться более простые цифровые устройства: триггеры, регистры и т.п.

Все ПУ требуют определенного набора управляющих сигналов, протокола обмена, способа обмена с МП и вида используемого кода. Поэтому шины обмена информацией подключаются не непосредственно к ПУ, а через интерфейс, структура и принцип работы которого в сильной мере определяется совместимостью сопрягаемых компонентов.

Для подключения ПУ к МП используют специальные электронные схемы, называемыми интерфейсными модулями. Сложность интерфейса определяется:

1)типом ПУ;

2)их числом;

3)расстоянием между МП и ПУ;

4)физической природой;

5)их архитектурой.

В ряде случаев компоненты интерфейса разбиваются на две группы: одну относят к интерфейсу МП, а другую - к ПУ и называют контроллером. Вообще термины "интерфейс" и "контроллер" строго не определены и их иногда используют как синонимы.

Кроме аппаратных средств для организации интерфейса необходимо разрабатывать некоторое программное обеспечение, которое включает в себя программы идентификации типа информации (данные, управляющие символы и т.п.), программы преобразования форматов, программы-драйверы для управления обменом информации, программы обработки запросов прерываний и др.

Под интерфейсом будем понимать совокупность программных и аппаратных средств, с помощью которых компоненты системы объединяются таким образом, чтобы она могла решать определенную задачу.

Интерфейс представляет собой совокупность линий и шин, сигналов, электронных схем, связывающие данные устройства, и алгоритмы (протоколы) процедур, обеспечивающие обмен информации между устройствами системы.

Сложность интерфейса в значительной мере определяется степенью совместимости МП и ПУ, т. е. сложностью необходимых преобразований. Под совместимостью будем

понимать возможность объединения отдельных компонентов в единую операционную сеть посредством программных и аппаратурных средств.

Совместимость определяется четырьмя основными признаками:

-быстродействием ЭВМ и ПУ;

-кодами, используемыми для обмена;

-архитектурой процессора;

-электрическими параметрами.

Рассмотрим эти признаки совместимости. Различное быстродействие МП и ПУ требует контроля над состоянием признаков готовности (флажков) ПУ к обмену и введения буферных регистров для временного хранения передаваемых кодов с целью согласования работы МП и ПУ по быстродействию.

Для передачи данных используются стандартные коды, содержащие алфавитноцифровые, специальные, управляющие символы, которые должны интерпретироваться компонентами системы одинаковым образом с точки зрения семантики. Например, если необходимо некоторое перекодирование, то эта функция выполняется программными или аппаратными средствами интерфейса.

Архитектура процессора определяет протокол обмена или метод синхронизации МП и ПУ. Передача данных, кодов, признаков состояния, управляющих сигналов должны подчиняться этому протоколу обмену.

Электрические характеристики процессора должны быть совместимы с характеристиками логических схем интерфейса, которые в свою очередь должны быть согласованы с ПУ. Если объединяемые компоненты не соответствуют друг другу по одному или нескольким признакам, то они не могут быть объединены без интерфейсных модулей. Интерфейсный модуль - это устройство, позволяющее реализовать полную совместимость между сопрягаемыми устройствами.

Обмен информацией между ЦП, памятью и ПУ осуществляется по системе шин. Состав, назначения, правила использования, функциональное и физическое разделение при передаче данных, адресов, управляющих сигналов различны для разных ЭВМ.

Однако есть общие закономерности в организации интерфейса, процедуре обмена между двумя устройствами, одно из которых является источником, а другое приемником информации.

В общем случае, для обмена информацией необходимо осуществить следующие основные действия:

-адресацию устройства-приемника;

-анализ состояния приемника на готовность для обеспечения совместимости по быстродействию;

-выполнение требуемых управляющих функций (действий) в приемнике (начальный сброс, перемотку, старт, остановка и др.);

-передачу и буферирование данных, если необходимо;

-окончание процесса обмена путем засылки в процессор сигнала

прерывания.

Несмотря на многообразие типов МП, можно выделить две основные организации интерфейса между МП, памятью и ПУ:

-двухшинную организацию, или интерфейс с изолированной системой шин. Название «двухшинная» отражает тот факт, что с функциональной точки зрения есть два способа передачи кода, процессор - память и процессор – периферийное устройство, обращение к которым осуществляется отдельными группами команд;

-одношинную организацию интерфейса, или интерфейс с общей шиной. При этой организации передача кодов осуществляется одним способом процессор – внешняя подсистема, обращение к которой осуществляется одной группой команд. В этом случае

обращение к памяти и ПУ будет осуществляться одинаковым способом и одними и теми же командами.

Интерфейс с изолированной шиной

На рис.2.20,а показана организация данного интерфейса. Особенностью данного интерфейса является раздельная адресация памяти и периферийных устройств при обмене информацией. Это осуществляется путем использования отдельных групп команд для обмена информацией с ПУ и памятью. В качестве примера рассмотрим организацию обмена в МПС на базе КР580. Для обмена с ПУ используются двухбайтовые команды ввода IN port и вывода OUT port, формат которых приведен на рис.2.20,б.

Число выполняемых тактов у этих команд равно 10. Число циклов равно 3 (4+3+3) Данные команды позволяют адресовать 256 портов ввода и 256 портов вывода. Управление обменом выполняется под действием управляющих сигналов ввода I/OR и I/OW, которые формируются системным контроллером при выполнении этих команд.

МП передает адрес порта по 8 младшим и 8 старшим линиям шины адреса. Передача осуществляется между аккумулятором А и буферным регистром интерфейсного модуля ПУ.

а) ША

ШД

б)

Рис. 2.20. Интерфейс с изолированной шиной

Обмен информацией с памятью выполняется путем использования команд передачи данных. Команда MOV r,М (число тактов 7, число циклов 2, число байт 1) выполняет передачу из ячейки памяти, адресуемой HL парой, в аккумулятор или в любой РОН, кодируемый в поле r. А команда MOV М,r производит обратные действия. Максимальная емкость адресуемой памяти при такой организации обмена для 16-битной шины адреса составляет 64Кбайт.

Недостатками при организации интерфейса с изолированной шиной являются:

1. 1.Обмен с ПУ осуществляется только через аккумулятор и приводит к удлинению программ обработки слов от ПУ. Рассмотрим пример ввода кода с ПУ с адресом, равным 001, на регистр В.