27. Преобразователи кодов и мультиплексные схемы.

Преобразователем кодов называется цифровое устройство, осуществляющее преобра-зование слов входного алфавита (x1, х2,..., хn) в слова выходного алфавита (y1, y2, ..., yk). Соотношения между числами пик могут быть любыми: n = к, n > к, n < к. Преобразователи кодов можно разделить на два типа:

с весовым преобразователем кодов;

с невесовым преобразователем кодов

Примером преобразователей первого типа являются преобразователи десятичных кодов в двоичные, двоично-десятичных кодов в двоичные, двоичных кодов в десятичные и двоично-десятичных в двоичные, и другие. Преобразователи второго типа используются для преобразования двоично-десятичного кода в код семисегментного индикатора десятичных цифр, двоичного кода в код Грея и другие. Эти задачи решаются разными путями. Одним из таких путей является применение комбинационных узлов, называемых преобразователями кодов. Вариант условного обозначения преобразователя кода приведен на рис. 2.34.

 

Рисунок 2.34 - Условное графическое обозначение преобразователя кода

Одним из весьма распространенных путей реализации преобразователей кодов является метод последовательного соединения дешифратора и шифратора (рис. 2.35).

 

Рисунок 2.35 - Схема преобразователя кода на основе дешифратора и шифратора

Дешифратор преобразовывает входной код (X1, X2, Х3) в некоторую пространственную позицию, которая затем вновь кодируется шифратором в соответствии с заданием в код (Y1, Y2, Y3). Такой путь чрезвычайно прост и, гибок в реализации (поскольку изменение способа кодирования может быть достигнуто простой перепайкой шин, соединяющих дешифратор и шифратор). Однако здесь неизбежна аппаратурная избыточность схем, и, как правило, увеличивается задержка сигналов по сравнению с минимально достижимой в оптимальных схемах. Такие оптимальные схемы могут быть синтезированы на основе таблиц истинности показывающих соответствие исходных и преобразованных кодов.

Рассмотрим преобразование двоичного кода в код Грея, у которого переход к соседнему числу сопровождается изменением только в одном разряде. Так, в технике аналого-цифрового преобразования и пересчетных устройствах широко используется код Грея. Он позволяет существенно сократить время преобразования и повысить эффективность защиты от нежелательных сбоев при переходах выходного кода. Недостатком кода Грея является то, что в нем затруднено выполнение арифметических операций и цифрой налоговое преобразование. Поэтому при необходимости код Грея преобразуется в обычный двоичный код. Переход от двоичного кода к коду Грея осуществляется следующим образом: старшие разряды совпадают, а любой следующий разряд Yk кода Грея равен сумме по модулю два соответствующего Хк и предыдущего Хк + 1 разрядов двоичного кода, т.е.                Yk = Xk + Xk + 1. При обратном переходе старшие разряды также совпадают, но каждый следующий разряд получается в результате суммирования по модулю два полученного разряда двоичного кода и соответствующего разряда кода Грея, т.е. Хк - 1 = Yk - 1 + Хк.

Эту процедуру можно также свести к последующему просмотру и преобразованию цифр кода Грея, начиная со старшего разряда, цифра остается без изменения, если число предшествующих единиц четно (нуль считается четным числом) и инвертируется, если число предшествующих единиц нечетно. Преобразование двоичного 4-х разрядного кода в код Грея приведено в таблице истинности (табл. 2.7).

Каждый разряд yi получаемого на выходе кода является независимой функцией входных наборов Х4, Х3, Х2, Х1, которую необходимо найти и минимизировать.

Таблица 2.7

Позиционный двоичный код А1				Циклический код а1
Х1	Х2	Х3	Х4	Y1	Y2	Y3	Y4
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1	0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0	0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0	0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

С помощью карт Карно найдем минимальные ДНФ функций.

Y1 (X1, Х2, Х3, Х4) = X1;

Y2 (X1, Х2, Х3, Х4) = Х1 2 +  1X2;

                                (2.18)

Y3 (X1, Х2, Х3, Х4) = Х2 3 +  2Х3;

Y4 (X1, Х2, Х3, Х4) = Х3 4 +  3Х4.

На основании выражений (2.18) построим схему преобразователя (рис. 2.36).

 

Рисунок 2.36 - Схема преобразователя двоичного кода в код Грея

Аналогично, используя ту же таблицу 2.7, можно выполнить обратное преобразование кода Грея в двоичный код.

Мультиплексором (коммутатором) называется логическое устройство, имеющее К информационных, m адресных входов и один выход, передающее на выход сигнал с одного из информационных входов в зависимости от кода, поступающего на адресные входы. Каждому из информационных входов мультиплексора присваивается  номер, называемый адресом. Выбор определенного информационного входа для соединения его с выходом мультиплексора выполняется путем подачи определенного набора значений управляющих входных переменных на адресные входы мультиплексора. Таким образом, подавая на адресные входы адреса различных информационных входов, можно передавать цифровые сигналы с этих входов на выход  F. Обычно число информационных входов К и число адресных входов m связаны соотношением К = 2m.

На рис. 2.37 изображено УГО мультиплексора, имеющего четыре информационных входа (0, 1, 2, 3) и два управляющих входа ( V1,V2).

 

Рисунок 2.37 - Условное графическое обозначение мультиплексора

Демультиплексором называется логическое устройство, имеющее один информационный вход G, m адресных входов, передающее сигнал с информационного входа на один из выходов (f0, f1, f2, f3) в зависимости от кода, поступающего на адресные входы.

 

Рисунок 2.38 - Условное графическое обозначение демультиплексора

Выбор определенного выхода для соединения его с информационным входом выполняется путем подачи определенного набора значений управляющих сигналов на адресные входы демультиплексора. На рис. 2.38 приведено УГО демультиплексора, имеющего четыре выхода (f0, f1, f2, f3) и два адресных входа (V1,V1).

Соединяя мультиплексор с демультиплексором, можно построить устройство, в котором по заданным адресам один из входов подключается к одному из выходов (рис. 2.39). Такая композиция может обеспечить выполнение любой комбинации соединений входов с выходами.

 

Рисунок 2.39 - Последовательное соединение мультиплексора и демультиплексора

Например, при комбинации значений адресных переменных А1 = 1, А2 = 1, А11 = 0,       A21 = 1 вход f3 окажется подключенным к выходу f21. Если на вход демультиплексора подавать константу G = 1, то на выбранном в соответствии с заданным адресом выходе будет логическая 1, на остальных выходах - логический 0. При этом по выполняемой функции демультиплексор превращается в дешифратор.

Функционирование мультиплексора определяется таблицей 2.8. По этой таблице можно записать логическое выражение для выхода F

            F = f0  2 1 + f1  2A1 + f2 A2 1 + f3 A2A1.                            (2.19)

Построенная по выражению (2.19) схема мультиплексора показана на рис. 2.40.

 

Рисунок 2.40 - Схема мультиплексора

Таблица 2.8

A2	A1	F
0	0	f0
0	1	f1
1	0	f2
1	1	f3

Принцип построения демультиплексора

Функционирование демультиплексора определяется таблицей 2.9. Каждый набор переменных А2А1 обеспечивает подключение входного информационного сигнала G к одному из выходов  f0-f3. По таблице 2.9 запишем логические выражения для выходов f0-f3

       f0 = GA2A1, f1 = GA2A1, f2 = GA2A1, f3 = GA2A1.                         (2.20)

Схема, построенная на основе выражения (2.20), приведена на рис. 2.41.

Таблица 2.9

A2	A1	f0	f1	f2	f3
0	0	G	0	0	0
0	1	0	G	0	0
1	0	0	0	G	0
1	1	0	0	0	G

Рисунок 2.41 - Схема демультиплексора

Мультиплексоры широко применяются во многих устройствах средств связи и управления на входах регистров, принимающих информацию от нескольких источников, на выходах блоков памяти при считывании выбранной информации по одной разрядной шине, в многоразрядных сдвигателях, в блоках передачи информации последовательным кодом, микропроцессорах и т.п. При этом обеспечивается экономия числа контактов и линий связи. Кроме того,  они могут использоваться как универсальные логические элементы для реализации необходимых логических функций. Кроме одиночных мультиплексоров используются еще и групповые мультиплексоры. Групповые мультиплексоры отличаются от одиночных тем, что элементы И, коммутирующие информационные входы всех групп, управляются одним и тем же дешифратором. За счет этого достигается экономия оборудования, необходимого для построения мультиплексора, по сравнению с тем случаем, когда каждая группа входов коммутируется отдельным одиночным мультиплексором.

На рис. 2.42 представлена схема группового асинхронного мультиплексора.

 

Рисунок 2.42 - Схема группового асинхронного мультиплексора

Входы f0-f3 этого мультиплексора образуют первую группу его коммутируемых входов, а входы f01-f31 - вторую.

Мультиплексоры имеются в составе различных серий отечественных интегральных схем. Например, одиночные синхронные  мультиплексоры реализованы в микросхемах 155КП7, 500НД164 (на 8 каналов),155КП1 (на 16 каналов); одиночные асинхронные - в микросхеме 155КП5 (на 8 каналов); групповые синхронные с двумя группами каналов, каждая из которых содержит по 4 канала, - в  микросхемах 155КП2.

При необходимости обеспечить прием информации от одного или нескольких источников применение мультиплексоров оказывается целесообразным в том случае, когда требуется минимизировать разрядность кода, задающего номера этих источников.

В случае, когда число источников информации не превышает числа информационных входов мультиплексора, для обеспечения правильного приема информации необходимо каждому источнику  поставить в соответствие код адреса, по которому этот источник будет подключаться к входу мультиплексора, а затем соединение  входов каждого источника с тем входом мультиплексора, который подключается к выходу мультиплексора при подаче на него соответствующего кода адреса.

Пусть, например, требуется обеспечить возможность передачи на  двухразрядный регистр В информации одного из двух регистров С и D и в некоторых случаях устанавливает оба разряда регистра В в единичное состояние. Если регистру С поставить в соответствие код адреса А1А0 = 10, регистр D - код А1А0 = 01, а  установку разрядов в единичное состояние осуществлять по коду А1А0 = 11, то управление передачей информации на регистре В может осуществляться двумя одиночными асинхронными мультиплексорами, как показано на рисунке 2.43.

В случаях, когда число источников информации больше, чем число информационных входов у мультиплексоров, то можно объединить мультиплексоры в схему, так называемого, дерева. Такое мультиплексорное дерево, построенное на 4-входовых мультиплексорах, показано на рис. 2.44.

 

Рисунок 2.43 - Схема соединения регистров через мультиплексоры

 

В схеме, представленной на рис. 2.44, применено каскадное включение мультиплексоров, а на рис. 2.45 параллельное включение мультиплексоров. Для разрешения приема информации используется вход Е.

Достоинством первого принципа построения является однородность элементной базы, так как для построения схемы не требуется других элементов, кроме мультиплексоров. Недостатком этой микросхемы по сравнению со второй схемой является более высокая сложность, так как для ее построения требуется большое количество логических элементов.

Схема на рис. 2.45 проще, однако, кроме мультиплексоров, требуется наличие других элементов.

	Рисунок 2.45 - Параллельное включение мультиплексоров для расширения количества коммутационных входов

 

Аналогично может быть построено и демультиплексорное дерево.

При необходимости иметь большое число выходов может быть построено демультиплексорное дерево. На рисунке 2.46 показана такая схема, построенная на демультиплексорах с четырьмя выходами.

Демультиплексор первого уровня подключает вход G к определенной четверке выходов, демультиплексоры второго уровня выбирают нужный выход в четверке, куда и передается сигнал со входа G.

 

Рисунок 2.46 - Схема демультиплексорного дерева для расширения числа коммутируемых выходов

Мультиплексор, имеющий m адресных и 2n информационных входов, позволяет реализовать любую логическую функцию,  зависящую от m аргументов, и поэтому может быть использован в качестве универсального логического элемента. Реализация требуемой логической функции на мультиплексоре осуществляется по ее таблице истинности. Аргументы функции (т.е. входные наборы функции) задаются на адресных входах мультиплексора. Его информационные входы соединяются с источниками постоянных сигналов “1” или  “0” таким образом, чтобы на входе, который подключается к выходу мультиплексора, на каком либо входном наборе  имелось значение сигнала, соответствующее таблице истинности.