Воздействие временной задержки в ло­гическом элементе при ин­вертировании сигнала а

На входы элемента И подаются одновременно сигнал А и его отрицание. По правилам алгебры логики сигнал на его выходе должен быть равен 0. Однако, как можно видеть на временных диаграммах, в течение интервалов времени, отмеченных штриховкой, А и отрицание А одно­временно равны 1 Выходная функция этого элемента состоит из серии положительных выбросов, возникающих при изменении А от 0 до 1 и имеющих длительность в t_g с. Это явление объясняется временной задержкой логического инвертора. Схему, в которой возможна генерация такого сигнала, называют схе­мой со статическим нулевым риском (0-риском), поскольку выходной сигнал, который должен быть все время равен логическому «0», в короткие временные интервалы устанавливается в «1».

В другом случае, если сигналы поступают на входы двух­входового элемента ИЛИ, то на выходе элемента появится функция , которая в соответствии с алгеброй логики должна быть равна логической «1». Расположение импульсов показывает, что в течение временных периодов, соответствующих заштрихованным частям рисунка, оба они одновременно равны «0». В течение этих заштрихованных интер­валов, имеющих небольшую продолжительность, выходной сигнал равен логическому «0». В таком случае говорят, что схема имеет ста­тический

единичный риск (1-риск), так как сигнал на ее выходе, равный в нормальном состоянии «1», на короткие периоды времени пере­ходит в логический «О». Следует отметить, что для элемента ИЛИ от­рицательные выбросы появляются в моменты, когда А изменяется от 1 до 0.

62. Каковы причины возникновения «рисков»? В чем состоят вредные, нежелательные последствия возникновения «рисков»? Какие два различных способа используются для предотвращения вредных последствий «рисков»?

Из-за наличия задержек распространения сигнал на выходе более или менее сложной логической цепи может измениться (и даже несколько раз), что приведет к появлению рисков. Со временем они исчезают, и выход комбинационных цепей (КЦ) приобретает значение, предусмотренное логической формулой, описывающей работу цепи. Однако риски могут быть восприняты элементами памяти автоматов памяти (АП), необратимое изменение состояния которых может радикально изменить работу ЦУ, несмотря на исчезновение сигналов рисков на выходе КЦ. При изменении входных сигналов комбинационной схемы на ее выходе могут возникнуть выбросы. Они появляются из-за того, что на различных путях прохождения сигналов через схему от входа к ее выходу могут возникать различные временные задержки.

Если при проектировании выясняется, что проектируемая цепь, возможно, подвержена «рискам», имеются два различных пути.

1. Можно спроектировать цепь, которая выполняет ту же логическую функцию, но свободна от рисков; это достигается усложнением схемы, иногда значительным.

2. Можно запрещать восприятие сигналов устройствами, для которых формируемые цепью сигналы, являются входными, на время, за которое гарантированно закончатся переходные процессы. Это время можно оценить произведением логической глубины на максимальную задержку распространения элемента.

Первый состоит в синтезе схем, свободных от рисков, и требует сложного анализа процессов в схеме и введения избыточных элементов для исключе­ния рисков. Этот путь редко используется на практике. Второй путь, основной для современной схемотехники, предусматривает запрещение восприятия сигналов КЦ элементами памяти на время переходных процессов. Прием информации с выходов КЦ разрешается только специаль­ным сигналом синхронизации, подаваемым на элементы памяти после окончания переходных процессов в КЦ. Таким образом, исключается воз­действие ложных сигналов на элементы памяти. Иными словами, основная идея здесь может быть выражена словами "переждать неприятности". Соот­ветствующие структуры называются синхронными.

63. Каким способом можно организовать в цифровой цепи задержку момента переключения сигнала на заданное время? Для чего в цифровой цепи может понадобиться задержка переключения сигнала (приведите какой-нибудь пример)?

Задержка переключения естественным образом имеется у реального элемента. В реальных цепях бывает необходимо реализовать задержку переключения на заданное время. Это может относиться как к отдельному переключению, так и к последовательности переключений в целом. Это две разные задачи. Если требуемая задержка невелика, ее можно получить с помощью цепи последовательно включенных ЛЭ (не более 3…5).

Что делать, если требуется значительная задержка? Для этого используют дополнительные цепи, содержащие реактивные элементы (накопители энергии: конденсаторы или индукторы – катушки индуктивности). Элементы задержки относятся к числу вспомогательных элементов. Задержки цифровых сигналов требуются прежде всего для временного со­гласования распространения сигналов по различным путям в ЦУ с целью борьбы с критическими временными состязаниями, нарушающими работо­способность автоматов с памятью. Вариант технической реализации элементов задержки зависит от требуемых значений параметров задержки сигналов, а именно: величины, стабильно­сти, регулируемости и т. д. На практике применяют следующие различные варианты реализации задержек:

• отрезки обычных или специальных коаксиальных кабелей;

• цепочки логических элементов;

• искусственные электромагнитные линии задержки;

• RC-цепочки;

• одновибраторы;

• схемы деления частоты тактовых сигналов.

64. В чем состоит основной недостаток организации задержки использованием цепочки последовательно включенных стандартных логических элементов? Как используют цепи, содержащие конденсатор, для организации задержки переключения логического элемента?

Остановимся на самых типичных вариантах — цепочках логических элементов и RC-цепочках. В первом случае используется естественная инерционность логических эле­ментов. При составлении из нескольких логических элементов последова­тельной цепочки можно суммировать задержки отдельных элементов. Для целей задержки естественно применять простейшие элементы-инверторы или повторители. Это удобный способ — в простейшем корпусе малой интегральной схемы (МИС) уже размещены 6 инверторов или повторителей. Задержку можно регулировать дискретно, изменяя число элементов в цепочке. Если цепочка составлена из инверторов, то при четном их числе получается просто задержка сигнала, при нечетном — задержка с инверсией. Величины получаемых задержек обычно подходят к требуемым, т. к. требуется компенсация разновременно­сти распространения сигналов в цепях, также составленных из логических элементов. Точность задержки в этом случае ограничивается разбросом соб­ственных задержек элементов и поэтому невысока и время задержки не велико (ограничено количеством ЛЭ). Задержку на большее время можно получить с помощью RC-цепочки, включаемой в цепь передачи сигнала, где она формирует экспо­ненциальные процессы перезаряда емкости через резистор R с постоянной времени RC. Если считать пороговым напряжением середину логического перепада, то время задержки t_d = RC • 1n2 = 0,7RC (индекс d происходит от англ. delay, что означает задержку). После RC- цепочки в схеме включены три инвертора для формирования достаточно крутых фронтов на выходе элемента задержки. Есть возможность регулирования и значительного увеличения времени задержки.

Имеется существенная разница в условиях применения RC-цепочек в схемах на МОП-транзисторах и в схемах на биполярных приборах. В первом случае входные токи элементов пренебрежимо малы и включение на входе логиче­ского элемента даже большого сопротивления вполне допустимо. Во втором случае входные токи элементов значительны, поэтому в их входные цепи можно включать лишь малые сопротивления (иначе произойдут недопусти­мые изменения уровней напряжения U₀ и U₁ из-за падений напряжения на резисторе R). Нередко допустимые значения сопротивления резистора R со­ставляют в этом случае величину порядка сотен Ом. При малых значениях сопротивления R постоянную времени придется увеличивать за счет больших емкостей С, что не всегда удобно по конструктивным соображениям. С увеличением постоянной времени RC напряжение на емкости при пере­ключениях становится все более пологим. При этом свойственный логиче­ским элементам разброс пороговых напряжений будет вызывать все боль­ший разброс задержек. Таким образом, чем больше задержка, тем менее точной она становится. Кроме того, для некоторых элементов (типа КМОП) слишком длительные фронты входных сигналов недопустимы по паспорт­ным данным. Нежелательны затянутые фронты и для элементов ТТЛ(Ш) с их сквозными токами. Перед повторным срабатыванием схема должна восстановиться, для чего длительность постоянного уровня входного напряжения должна быть око­ло 3RC. В схемах ЦУ задержки на RC-цепочках могут составлять величины до еди­ниц миллисекунд. Цепочки RC используются не только непосредственно, но и в форме время-задающих цепей одновибраторов, которые также являются элементами, пригодными для использования в качестве задержек цифровых сигналов (фронтов).

65. Как можно расширить длительность логического импульса? Какие схемотехнические решения позволяют это осуществить?

К задачам формирования импульсов по длительности относятся расшире­ние, сужение и стандартизация их длительности. Если конкретизировать функцию F, считая ее дизъюнкцией, то, как видно из временных диаграмм на рис. 1.27 б, схема будет расширять входной импульс на интервал, равный времени задержки t_d.

66. Как «ведет себя» в логической цепи устройство, называемое одновибратором? Каков принцип действия одновибратора? В чем состоит преимущество одновибраторов, в схеме которых имеется обратная связь?

Формирователи импульсов заданной длительности "(одновибраторы) обеспечивают получение выходных импульсов при соответствующем перепаде входного сиг­нала.

Некоторые варианты схем одновибраторов, построен­ных на цифровых ИС, показаны на рис: 5.10.

В одновибраторе по схеме рис. 5.10, а) на входы вто­рого инвертора поданы взаимно инверсные сигналы со входа и выхода первого инвертора, поэтому в статичес­ком режиме сигнал на выходе устройства всегда равен единице. Сигнал «нуль» на выходе второго инвертора появляется только в том случае, когда сигнал на входе первого инвертора переходит из нуля в единицу. При этом пока происходит переключение первого инвертора, на оба входа второго будет подан сигнал «единица». Длительность выходного импульса формирователя, мож­но увеличивать, увеличивая время переключения первого инвертора присоединением к его выходу RС-цепи.

Длительность выходного импульса одновибратора мо­жно также увеличивать, включая несколько инверторов между входом устройства и выходным инвертором (рис. 5.10,6). Необходимо только помнить, что число этих ин­верторов должно быть нечетным.

Еще одна схема формирователя показана на рис. 5.10 в). В данном случае перепад нуль — единица на вхо­де приводит к появлению на выходе отрицательного им­пульса, длительность которого равна утроенной средней задержке распространения сигнала, характерной для примененных инверторов.

Более крутые фронты выходного импульса обеспечи­вает одновибратор на основе тактируемого фронтом триг­гера (рис. 5.10,г). Перепад 0/1 на тактовом входе триг­гера устанавливает его в состояние 0. По истечении вре­мени, необходимого для разряда конденсатора, на выходе RС-цепи, подключенной к триггеру, также появляется сигнал 0. Этот сигнал, воздействуя на установочный вход триггера S, возвращает его в состояние 1.

К генераторам одиночных импульсов относится ждущий мультивибратор или одновибратор. Ждущий мультивибратор (одновибратор) – это устройство с одним устойчивым и одним неустойчивым состоянием, длительность которого определяется внутренними переходными процессами времязадающих реактивных цепей. После пребывания в неустойчивом состоянии ждущий мультивибратор снова возвращается в устойчивое состояние. Для перевода одновибратора в неустойчивое состояние на его вход подается запускающий импульс. Таким образом, при подаче на вход короткого запускающего импульса, одновибратор вырабатывает на выходе импульс фиксированной длительности. Схема ждущего мультивибратора на двух логических элементах и RC-цепи представлена на рис. 3.7.

Рис. 3.7. Схема ждущего мультивибратора.

В состав ждущего мультивибратора входят логические элементы ЛЭ1, ЛЭ2 и RC-цепь. При этом, ЛЭ2 и RC-цепь образуют схему задержки на основе дифференцирующей цепи, рассмотренную выше. Источником входного импульса для нее является выход элемента ЛЭ1. Схема задержки формирует задержку входного импульса на величину t_зад. В устойчивом состоянии, поскольку на входе ЛЭ2 действует напряжение U_R0, меньшее U_пор, на выходе схемы присутствует логическая единица, которая одновременно подается на один из входов ЛЭ1. Если при этом на другой вход ЛЭ1 (Uвх) также подавать логическую единицу, то на выходе ЛЭ1 сохраняется логический нуль. Схема, таким образом, находится в устойчивом состоянии (рис. 3.8). Подав теперь на вход Uвх напряжение логического нуля, на выходе ЛЭ1 сформируется напряжение логической единицы, которое через конденсатор передастся на ЛЭ2. На входе ЛЭ2 напряжение возрастет до значения U_Rmax и на его выходе сформируется логический нуль. По мере заряда конденсатора, напряжение на входе ЛЭ2 будет стремиться к значению U_R0. В момент равенства напряжения на входе ЛЭ2 значению U_пор, на выходе ЛЭ сформируется логическая единица и схема вернется в устойчивое состояние. Длительность выходного импульса будет определяться длительностью задержки t_зад, задаваемой схемой задержки на элементе ЛЭ2, конденсаторе и резисторе.

Рис. 3.8. Временная диаграмма работы ждущего мультивибратора.