- •Микропроцессоры и микропроцессорные системы
- •Введение
- •1.1.Успехи интегральной технологии и предпосылки появления микропроцессоров
- •1.2.Основные схемотехнологические направления производства микропроцессоров
- •1.3.Характеристики микропроцессоров
- •1.4.Поколения микропроцессоров.
- •Машина пользователя и система команд
- •1.6.Архитектура 16-разрядного микропроцессора
- •Система команд i8086
- •Общая структура мпс
- •Структура микропроцессора и интерфейсные операции
- •1.7.1.Внутренняя структура
- •1.7.2.Командный цикл микропроцессора.
- •1.7.3.Машинные циклы и их идентификация.
- •1.7.4.Реализация микропроцессорных модулей и состав линий системного интерфейса
- •1.8.1.Внутренняя структура
- •1.8.2.Машинные циклы i8086 в минимальном и максимальном режимах
- •1.8.3.Структура микропроцессорных модулей на базе микропроцессора i8086
- •Подсистема памяти мпс
- •1.9.Распределение адресного пространства
- •1.10.Р егенерация динамической памяти
- •Подсистема ввода/вывода мпс
- •1.11.Подсистема параллельного обмена на базе буферных регистров
- •1.12.Контроллер параллельного обмена к580вв55
- •1.13.Последовательный обмен в мпс
- •1.13.1.Универсальный последовательный приемопередатчик кр580вв51
- •Подсистема прерываний мпс
- •1.14.Внутренние и внешние прерывания
- •1.15.Функции подсистемы прерываний и их реализация
- •1.16.Контроллеры прерываний
- •Подсистема прямого доступа в память мпс
- •1.17.Контроллер прямого доступа в память к580вт57
- •1.18.Высокопроизводительный 32-разрядный контроллер пдп 82380
- •1.18.1.Архитектура контроллера 82380
- •1.18.1.1.И нтерфейс с главным процессором.
- •1.18.2.Функции контроллера пдп
- •1.18.3. Программируемый контроллер прерываний
- •1.18.4. Программируемые интервальные таймеры
- •1.18.5. Контроллер регенерации динамического озу
- •1.18.6. Генератор с состоянием ожидания
- •1.18.7.Сброс центрального процессора
- •1.18.7.1.Размещение карты регистров
- •1.18.7.2.Интерфейс с микропроцессором
- •1.18.7.3.Сигналы сопряжения с микропроцессором 80386
- •1.18.8. Синхронизация шины контроллера 82380
- •1.18.8.1. Конвейеризация адресов
- •Организация мпс на базе секционированных бис
- •1.19.А рифметико-логические секции
- •1.20.Секции управления и устройства управления
- •1.20.1.Эволюция структур сфам.
- •1.20.2.Секции управления адресом микрокоманд серии к1804.
- •1.20.3.Организация управляющего автомата
- •1.21.Структура устройств обработки данных
- •1.22.Мпс с одно- и двухуровневым управлением
- •1.23. Расширение архитектуры Am2900
- •1.23.1. Базовый процессорный элемент к1804вм1
- •1.23.1.1. Организация основных блоков
- •1.23.1.2.Система инструкций
- •Однокристальные микроЭвм
- •1.24.Однокристальные микро-эвм к1816ве48/49/35
- •1.24.1.С труктура омэвм
- •1.24.2.Элементы архитектуры омэвм
- •1.24.3.Порты ввода/вывода
- •1.24.4.Система команд омэвм
- •1.24.5.Расширение ресурсов омэвм
- •1.25. Однокристальная микроЭвм к1816ве51
- •1.25.1.Семейство однокристальных эвм mcs-51
- •1.25.2.Структура микро-эвм к1816ве51
- •1.25.3.Архитектурные особенности микро-эвм
- •1.25.4.Организация внутренней памяти данных.
- •1.25.5.Машинные циклы и синхронизация микро-эвм
- •1.25.6.Внешние устройства микро-эвм
- •1.25.7.Описание последовательного порта.
- •1.25.8.Таймеры-счетчики
- •1.25.9.Подсистема прерываний
- •1.25.10.Система команд
- •Системы проектирования и отладки мпс
- •1.26.Проблемы и особенности отладки мпс
- •1.26.1. Особенности отладки мпс на разных этапах ее существования.
- •1.27.С татические отладчики
- •1.28.Логические анализаторы
- •1.29. Сигнатурные анализаторы
- •1.29.1.Идея сигнатурного анализа
- •1.29.2.Оборудование сигнатурного анализа и требования к проверяемой схеме
- •1.30. Системы проектирования мпс
- •1.30.1.Внутрисхемные эмуляторы
- •Литература
1.30.1.Внутрисхемные эмуляторы
ВСЭ включается вместо отлаживаемой МП БИС и должен выполнять все ее функции. Кроме того, с целью облегчения отладки МПС, ВСЭ выполняет в составе СПМ следующие дополнительные функции:
управление ходом вычислительного процесса в МПС, т.е. инициализация начального состояния регистров, запуск программы по шагам или до выполнения заданного условия;
сбор информации о ходе вычислительного процесса в отлаживаемой МПС и передачу ее (информацию) в СПМ для преобразования, анализа, отображения и документирования;
задание программных воздействий на макетный образец непосредственно из ОЗУ СПМ.
ВСЭ включает в себя следующие блоки:
замещаемый МП или его функциональный аналог, реализованный на СИС или в виде БИС с дополнительными выводами;
устройство, повторяющее определенные внутренние узлы эмулируемой БИС, которое делает эти узлы доступными управлению и контролю со стороны СПМ;
специальные схемы распознавания событий, формирующие запросы на прерывание программы пользователя;
память логических последовательностей (ПЛП), предназначенную для фиксации состояний шин МПС в режиме реального времени;
средства связи с шиной СПМ;
буферные и мультиплексирующие схемы.
Схемы распознавания событий ничем принципиально не отличаются от схем формирования запуска ЛА, кроме того, что их выходной сигнал не только прекращает регистрацию в ПЛП, но и формирует запрос на прерывание рабочей программы, передавая управление ЦП СПМ.
ВСЭ может работать в следующих режимах:
опроса;
пошагового выполнения программы пользователя;
то же с автоматическим контролем состояния МПС;
эмуляция выполнения программы пользователя в реальном времени.
1) В режиме опроса управление передается ЦП СПМ, который выполняет диагностические программы, индицирует и изменяет состояния внутренних регистров эмулируемой МП БИС. Кроме того, может быть проанализировано состояние ПЛП. В режиме опроса оператор может задать новые условия прерывания программы пользователя.
2) В пошаговом режиме ВСЭ переходит в режим опроса после выполнения каждой команды программы пользователя.
3) В режиме пошагового исполнения с автоматическим контролем результаты опроса ВСЭ после каждого шага анализируются ЦП по заранее составленной программе. Программа может предусматривать индикацию состояния МПС (регистров ВСЭ и ВУ, ячеек ОЗУ) в удобной форме после каждого шага (команды) или при выполнении определенных условий.
Режим (3) практически может разрешить почти все проблемы совместной отладки, кроме проблем реального времени. Ошибки, связанные с нарушением временных соотношений между электрическими сигналами, вырабатываемыми различными командами, могут остаться необнаруженными.
Для испытания программы пользователя в реальном времени используется режим эмуляции исполнения программы пользователя. В этом режиме процессор ВСЭ выполняет программу пользователя в автоматическом режиме. Прекращение эмуляции происходит по достижению заданного события - выполнения заданного числа шагов, появление заданного кода на шине или заданной последовательности кодов.