
- •Микропроцессоры и микропроцессорные системы
- •Введение
- •1.1.Успехи интегральной технологии и предпосылки появления микропроцессоров
- •1.2.Основные схемотехнологические направления производства микропроцессоров
- •1.3.Характеристики микропроцессоров
- •1.4.Поколения микропроцессоров.
- •Машина пользователя и система команд
- •1.6.Архитектура 16-разрядного микропроцессора
- •Система команд i8086
- •Общая структура мпс
- •Структура микропроцессора и интерфейсные операции
- •1.7.1.Внутренняя структура
- •1.7.2.Командный цикл микропроцессора.
- •1.7.3.Машинные циклы и их идентификация.
- •1.7.4.Реализация микропроцессорных модулей и состав линий системного интерфейса
- •1.8.1.Внутренняя структура
- •1.8.2.Машинные циклы i8086 в минимальном и максимальном режимах
- •1.8.3.Структура микропроцессорных модулей на базе микропроцессора i8086
- •Подсистема памяти мпс
- •1.9.Распределение адресного пространства
- •1.10.Р егенерация динамической памяти
- •Подсистема ввода/вывода мпс
- •1.11.Подсистема параллельного обмена на базе буферных регистров
- •1.12.Контроллер параллельного обмена к580вв55
- •1.13.Последовательный обмен в мпс
- •1.13.1.Универсальный последовательный приемопередатчик кр580вв51
- •Подсистема прерываний мпс
- •1.14.Внутренние и внешние прерывания
- •1.15.Функции подсистемы прерываний и их реализация
- •1.16.Контроллеры прерываний
- •Подсистема прямого доступа в память мпс
- •1.17.Контроллер прямого доступа в память к580вт57
- •1.18.Высокопроизводительный 32-разрядный контроллер пдп 82380
- •1.18.1.Архитектура контроллера 82380
- •1.18.1.1.И нтерфейс с главным процессором.
- •1.18.2.Функции контроллера пдп
- •1.18.3. Программируемый контроллер прерываний
- •1.18.4. Программируемые интервальные таймеры
- •1.18.5. Контроллер регенерации динамического озу
- •1.18.6. Генератор с состоянием ожидания
- •1.18.7.Сброс центрального процессора
- •1.18.7.1.Размещение карты регистров
- •1.18.7.2.Интерфейс с микропроцессором
- •1.18.7.3.Сигналы сопряжения с микропроцессором 80386
- •1.18.8. Синхронизация шины контроллера 82380
- •1.18.8.1. Конвейеризация адресов
- •Организация мпс на базе секционированных бис
- •1.19.А рифметико-логические секции
- •1.20.Секции управления и устройства управления
- •1.20.1.Эволюция структур сфам.
- •1.20.2.Секции управления адресом микрокоманд серии к1804.
- •1.20.3.Организация управляющего автомата
- •1.21.Структура устройств обработки данных
- •1.22.Мпс с одно- и двухуровневым управлением
- •1.23. Расширение архитектуры Am2900
- •1.23.1. Базовый процессорный элемент к1804вм1
- •1.23.1.1. Организация основных блоков
- •1.23.1.2.Система инструкций
- •Однокристальные микроЭвм
- •1.24.Однокристальные микро-эвм к1816ве48/49/35
- •1.24.1.С труктура омэвм
- •1.24.2.Элементы архитектуры омэвм
- •1.24.3.Порты ввода/вывода
- •1.24.4.Система команд омэвм
- •1.24.5.Расширение ресурсов омэвм
- •1.25. Однокристальная микроЭвм к1816ве51
- •1.25.1.Семейство однокристальных эвм mcs-51
- •1.25.2.Структура микро-эвм к1816ве51
- •1.25.3.Архитектурные особенности микро-эвм
- •1.25.4.Организация внутренней памяти данных.
- •1.25.5.Машинные циклы и синхронизация микро-эвм
- •1.25.6.Внешние устройства микро-эвм
- •1.25.7.Описание последовательного порта.
- •1.25.8.Таймеры-счетчики
- •1.25.9.Подсистема прерываний
- •1.25.10.Система команд
- •Системы проектирования и отладки мпс
- •1.26.Проблемы и особенности отладки мпс
- •1.26.1. Особенности отладки мпс на разных этапах ее существования.
- •1.27.С татические отладчики
- •1.28.Логические анализаторы
- •1.29. Сигнатурные анализаторы
- •1.29.1.Идея сигнатурного анализа
- •1.29.2.Оборудование сигнатурного анализа и требования к проверяемой схеме
- •1.30. Системы проектирования мпс
- •1.30.1.Внутрисхемные эмуляторы
- •Литература
1.20.Секции управления и устройства управления
Все управляющие устройства в составе многокристальных микропроцессоров реализуются как устройства управления с программируемой логикой (УУПЛ), классическая структура которых подробно описана в литературе, например [22].
УУПЛ включает в себя ПЗУ микрокоманд, регистр микрокоманд с дешифраторами микроопераций и схему формирования адреса микрокоманды (СФАМ). Последняя представляет собой наиболее сложную и нерегулярную часть УУПЛ, причем структура СФАМ во многом определяет функциональные возможности УУПЛ.
Рассмотрим варианты организации СФАМ и их реализацию на различных типах БИС.
1.20.1.Эволюция структур сфам.
1) Простейшей дисциплиной адресации микрокоманд является принудительная, когда в составе каждой считанной из ПЗУ микрокоманды (МК) находится поле (A), содержащее адрес следующей МК.
Использование принудительной адресации предоставляет разработчику широкие возможности по размещению МК в ПЗУ, однако при этом не исключается повторение МК и даже участков микропрограмм, что приводит к нерациональному использованию памяти.
Начальный адрес микропрограммы (D) задается извне, а специальное поле МК (F) определяет источник адреса.
Р
ис.
10.67. Принудительная
адресация микрокоманд
2
)
Организация последовательности адресов
путем инкрементирования текущего адреса
не требует выделения специального поля
A в МК, но накладывает ограничение на
расположение микрокоманд в памяти -
последовательно выполняемые МК должны
располагаться в соседних ячейках. В
этом случае, например, для реализации
умножения как линейной микропрограммы
потребуется n или 2n
МК (n - разрядность операндов).
Сочетание вариантов адресации (1) и (2) позволяет осуществлять адресацию с инкрементом на линейных участках микропрограмм и принудительную адресацию на переходах (Рис. 10 .68). При этом операционные МК и МК переходов должны иметь разные форматы.
Рис. 10.68. Адресация с инкрементом
3) Для организации модульного микропрограммирования полезно ввести в состав СФАМ стек адресов (Рис. 10 .69). При этом появляется возможность использовать одни и те же микроподпрограммы при выполнении различных команд, что резко сокращает объем используемого ПЗУ.
Р
ис.
10.69. Использование стека
адресов
4
)
Следующий шаг в развитии архитектуры
СФАМ - замена инкрементора полноразрядным
сумматором и введение в состав СФАМ
счетчика циклов (Рис. 10 .70). Наличие
сумматора позволяет осуществлять
смещение адресов МК на произвольное
число ячеек, задаваемое по шинам D или
Y. Это позволяет программисту индексировать
самоперемещающиеся микропрограммы.
Наличие счетчика циклов позволяет существенно сократить затраты памяти и времени при обработке циклических микропрограмм.
Рис. 10.70. СФАМ с полноразрядным сумматором и счетчиком циклов
В серийно выпускаемых БИС, предназначенных для построения УУПЛ, таких как К589ИК01, К584ВУ1, К588ВУ2, К1800ВУ1 и др. можно встретить характерные элементы, рассмотренные выше.
Наиболее универсальными и обладающие широкими функциональными возможностями являются БИС для построения УУПЛ серии К1804. Ниже рассмотрены характерные БИС этого семейства.