41. Гарвардська та фон Нейманська архітектура. Классическая гарвардская архитектура

Типичные операции (сложение и умножение) требуют от любого вычислительного устройства нескольких действий:

1. выборку двух операндов,

2. выбор инструкции и её выполнение,

3. и, наконец, сохранение результата.

В Гарвардской архитектуре характеристики устройств памяти для инструкций и памяти для данных не требуется иметь общими. В частности, ширина слова, тайминги, технология реализации и структура адресов памяти могут различаться. В некоторых системах инструкции могут хранится в памяти только для чтения, в то время как, для сохранения данных обычно требуется память с возможностью чтения и записи. В некоторых системах требуется значительно больше памяти для инструкций, чем памяти для данных (поскольку данные обычно могут подгружатся с внешней или более медленной памяти). Такая потребность увеличивает битность (ширину) шины адреса памяти инструкций по сравнению с шиной адреса памяти данных.

Отличие от архитектуры фон Неймана

В чистой архитектуре фон Неймана процессор одномоментно может либо читать инструкцию, либо читать/записывать единицу данных из/в памяти. То и другое не может происходить одновременно, поскольку инструкции и данные используют одну и ту же системную шину. А в компьютере с использованием гарвардской архитектуры процессор может читать инструкции и выполнять доступ к памяти данных в то же самое время, даже без кэш-памяти. Таким образом, компьютер с гарвардской архитектурой может быть быстрее (при определенной сложности схемы), поскольку доставка инструкций и доступ к данным не претендуют на один и тот же канал памяти. Также машина гарвардской архитектуры имеет различные адресные пространства для команд и данных. Так, нулевой адрес инструкций — это не то же самое, что и нулевой адрес данных. Нулевой адрес инструкций может определятся двадцатичетырехбитным значением, в то время как нулевой адрес данных может выглядеть как восьмибитный байт, который не являются частью этого двадцатичетырехбитного значения.

Гибридные модификации с архитектурой фон Неймана

Существуют гибридные архитектуры, сочетающие достоинства как Гарвардской так и фон Неймановской архитектур. Современные CISC-процессоры обладают раздельной кэш-памятью 1-го уровня для инструкций и данных, что позволяет им за один рабочий такт получать одновременно и команду, и данные для её выполнения. То есть процессорное ядро, формально, является гарвардским, но программно оно фон Неймановское, что упрощает написание программ. Обычно в данных процессорах одна шина используется и для передачи команд, и для передачи данных, что упрощает конструкцию системы. Современные варианты таких процессоров могут иногда содержать встроенные контроллеры сразу нескольких разнотипных шин для работы с различными типами памяти — например, DDR RAM и Flash. Тем не менее, и в этом случае шины, как правило, используются и для передачи команд, и для передачи данных без разделения, что делает данные процессоры ещё более близкими к фон Неймановской архитектуре при сохранении плюсов Гарвардской архитектуры.

1. Поняття про архiтектуру комп'ютера.

2. Способи зберiгання даних в пам'ятi комп'ютера.

3. Регiстри мiкропроцесора i8086

4. Режими роботи мiкропроцесора i80386

5. Режими роботи мiкропроцесорів x86-64.

6. Адресація. Регiстровi операнди

7. Адресація. Безпосереднi операнди

8. Пряма адресацiя

9. Побiчна адресацiя

10. Побiчна адресацiя iз змiщенням

11. Базово-iндексна адресацiя

12. Базово-iндексна адресацiя iз змiщенням

13. Адресацiя символьних даних, команди MOVSB,MOSW.

14. Адресацiя портiв вводу-виводу

15. Робота зi стеком

16. Виклик процедур на Асемблерi

17. Переривання роботи процесора. Виклик програмних переривань.

18. Мова Асемблера мiкропроцесора 80x86. Формат запису програм Асемблера.

19. Лексеми Асемблера ( iмена, константи, символьнi данi)

20. Директиви завдання даних(DB, DW, DD)

21. Команди пересилання даних (MOV, MOVS, XCHG)

22. Арифметичнi команди (ADD, SUB )

23. Арифметичнi команди (MUL, IMUL, DIV, IDIV)

24. Безумовний перехiд.

25. Команди порiвняння. Реалiзацiя умовного переходу (need MORE)

26. Команди управлiння циклами

27. Процедури. Передача параметрiв через регiстри та через стек, CDECL та STDCALL.

28. Символьнi команди. Префiкси повторення

29. Макроси. Макрокоманди. Умовне асемблювання

30. Переривання BIOS та DOS.

31. Робота мiкропроцесора PENTIUM у захищеному режимi

32. Регiстри мiкропроцесора PENTIUM у захищеному режимi

33. Адресацiя мiкропроцесора PENTIUM у захищеному режимi. Flat Model.

34. Класифікація комп'ютерів по областях використання

35. Оцінки продуктивності обчислювальних систем

36. Принципи організації пам'яті в сучасних комп'ютерах

37. Особливості процесорів з архітектурою CISC

38. Особливості процесорів з архітектурою RISC

39. Особливості процесорів з архітектурою VLIW

40. Класифікація комп'ютерів по Флінну.

41. Гарвардська та фон Нейманська архітектура.

 

46