15.Формат команд и данных ВчУ.

Формат команд и данных ВчУ СВ.

Первый адрес команды А1 - пятиразрядный по нему происходит обращение только к оперативным регистрам. В ВчУ 16 оперативных 36-разрядных регистров. В 11…14 разрядах указывается номер регистра, в 15 разряде - номер полуслова. Четный адрес указывает на обращение к старшему полуслову, нечетный - на младшее полуслово.

Второй адрес команды А2 - 16 разрядный и по нему происходит обращение к ОР УК и ЗУ или к ДЗУ. При обращении к ОР адрес ОР находится в 27…31 разрядах,

в остальных разрядах - нули.

При наличии "1" в 16 разряде А2 идет обращение к ДЗУ, при наличии "0" - к ОЗУ или УК.

В 31 разряде А2 указывается номер полуслова, к которому идет обращение. Если 31-й разряд равен 0, то обращение будет к старшему полуслову, в противном случае, - к младшему полуслову.

В СВ предусмотрена организация обращения к 7 модулям ОЗУ по 4К слов каждый и 8 модулям ДЗУ по 16К каждый.

Адрес модуля ЗУ всегда 4-разрядный в зависимости от типа обращения (к команде или к числу), места нахождения команды или числа (ОЗУ или ДЗУ) адрес модуля формируется из баз ДЗУ команд (БДЗУК), ДЗУ чисел (БДЗУЧ), ОЗУ команд (БОЗУК), ОЗУ чисел (БОЗУЧ) и 16,17,18 разрядов А2. Адрес слова в модуле при обращении к ДЗУ 14-разрядный, при обращении к ОЗУ-12 разрядный.

Таблица

Распределение разрядов полного адреса

Тип обращения к ЗУ и место	Адрес модуля		Адрес в модуле
нахождения команды	Разряды ССП	Разряды А2	Разряды А2
Обращение за командой, находящейся в ДЗУ	13-15	16	17-30
Обращение за числом находящимся в ДЗУ	9-11	16	17-30
Обращение за командой, находящейся в ОЗУ	12	16-18	19-30
Обращение за числом находящимся в ОЗУ	8	16-18	19-30

В ВчУ при выполнении большинства команд предусмотрена возможность индексирования адреса второго операнда. Для этого в формат команды введен 3-разрядный признак индексации (И). Сумматор ВчУ обрабатывает двухбайтовую конфигурированную информацию. Конфигурируется только второй операнд. При работе с конфигурацией слово делится на активную, принимающую участие в операции, и пассивную, не принимающую участие в операции, части. Конфигурирование осуществляется по полусловам и байтам. При работе с арифметическими и логическими командами в пассивном байте в сумматор передаются нули. Вид конфигурации определяется кодом КфЧ.

Имеется 6 видов конфигурации:

Рис. Виды конфигураций.

16.Назначение, состав и конструкция внутреннего магистрального канала (коробка сигналов крс-5)

Назначение и характеристика внутренних магистралей СВ.

Для обеспечения нормального функционирования и решения возложенных на СВ задач его устройства должны быть соединены шинами (магистралями) различного назначения.

В процессе выполнения боевых и тестовых программ устройства СВ обмениваются большим количеством информации. Взаимодействие между устройствами, входящими в состав СВ, организуется через ВМК и включает:

информационный обмен между процессорами (ВчУ и УО) и ЗУ (ОЗУ, ДЗУ, ПЗУ, регистры УК);

управление информационным обменом посредством УК;

выдачу разовых команд из ВчУ и УО;

обмен между ВчУ и ПОУ по информационным и управляющим шинам и шинам индикации.

Связь между процессорами и запоминающими устройствами осуществляется через ВМК, который состоит из магистрали записи, магистрали чтения и магистрали адреса.

МЗп служит для передачи 36-разрядных слов (4 байта) от процессоров (ВчУ,УО) к модулям ОЗУ при записи.

МЧт служит для передачи 36-разрядных слов (4 байта) от ЗУ (ОЗУ, ДЗУ, ПЗУ) к процессорам (ВчУ, УО) и 9-разрядных слов от регистров УК к ВчУ.

МА служит для передачи 18-разрядного (2 байта) адреса ячейки от процессоров к модулям ЗУ (ОЗУ, ДЗУ, ПЗУ). Кроме того, 12 младших разрядов МА используются для передачи информации и команд из ВчУ в регистры УК (для режима считывания по МА передается номер регистра УК, из которого необходимо считать информацию, для режима записи в регистры УК по МА передается номер регистра и та информация, которая должна быть записана в этот регистр).

Конструктивное отличие МА и МЗп заключается в том, что сигналы по МА поступают на все модули ЗУ, а сигналы по МЗп — только на модули ОЗУ.

По магистралям МЧт считываемая из модулей ЗУ информация поступает в КРС, объединяется там на схемах ИЛИ и по общей МЧт поступает на входы всех процессоров, входящих в состав СВ.

Передача сигналов магистралей осуществляется по коаксиальным кабельным линиям от разъемов на передних панелях блоков СВ. Сборка и распределение информационных сигналов внутреннего магистрального канала реализуется с помощью диодов и резисторов, установленных на платах распределительных (ПРс).

На входы 1¸8 подаются сигналы одного разряда ОЗУ №1 и ОЗУ №2, ДЗУ №1¸4 и внешнего абонента, подключенного на правах ОЗУ. С помощью диодов Д1¸Д8 организуется сборка этих сигналов по схеме ИЛИ. Через R2¸R4 сигналы подаются на входы усилителей-приемников внешнего процессора, УО и ВчУ. Резисторы R2¸R4 ограничивают входной ток усилителей-приемников, а через резисторы R5¸R7 от источника –12В подается смещение для уменьшения постоянной составляющей напряжения на входах усилителей-приемников при отсутствии входного сигнала. Резистор R1 обеспечивает согласование нагрузки кабельных линий передачи.

Для обеспечения управления внутренним обменом УК соединено с каждым процессором и модулем ЗУ индивидуальными шинами управления (рис. 1).

От каждого процессора УК получает сигналы:

ТРОБР1 — требование на чтение информации из модуля ЗУ;

ТРОБР2 — требование на запись информации в модуль ЗУ;

АМ — 4-разрядный адрес модуля ЗУ, к которому осуществляется обращение.

Рисунок 1. Взаимодействие ВчУ и модуля ОЗУ.

От каждого модуля ЗУ в УК поступают сигналы:

ГОТ — сигнал завершения выборки информации из ячейки и выдачи ее на МчТ;

ЗАН — занятость модуля.

Каждому процессору от УК выдаются сигналы:

ВДА (выдача адреса) — сигнал разрешения на выдачу в МА адреса ячейки (выдается тому процессору, ТРОБР1 которого удовлетворено);

ВДС (выдача слова) — сигнал разрешения на выдачу в МЗп слова информации (выдается тому процессору, ТРОБР2 которого удовлетворено);

ПРС (прием слова) — сигнал разрешения на прием слова информации из МЧт (выдается тому процессору, ТРОБР1 которого удовлетворено).

Каждому модулю ЗУ УК выдает сигнал ОБР1, если ТРОБР1 процессора удовлетворено и модуль ЗУ свободен.

Сигнал ОБР2 выдается только модулю ОЗУ, получившему ОБР1 и признак записи ПЗп.