7.5.2. Популярные cpld фирмы «altera»

Фирма «Altera» наряду с фирмой «Xilinx» принадлежит к крупнейшим разработчикам ИС ПЛ и занимает 30-40 % мирового рынка этой продукции. Преобладающей линией деятельности фирмы «Altera» является разработка именно CPLD, к которым далее до­бавились микросхемы комбинированной архитектуры и типа «система на кристалле».

Классическим представителем CPLD является семейство МАХ7000 (МАХ - аббреви­атура от Multiple Array Matrix), выпускаемое фирмой «Altera». Микросхемы этого семей­ства имеют память конфигурации типа EEPROM, т. е. программируются введением заря­дов в плавающие затворы ЛИЗМОП-транзисторов. При снятии питания конфигурация сохраняется. Стирание содержимого памяти конфигурации производится электрически­ми

сигналами в специальном режиме.

На рис. 7.19 показан фрагмент микросхемы семейства МАХ7000. Показан один ярус, содержащий логические блоки ЛБ и блоки ввода/вывода БВВ. У разных представителей семейства схемы составляются из разного числа ярусов: у младшего представителя все­го один ярус, у старшего — восемь, соответственно этому у младшего представителя два ЛБ, у старшего -16. Логические блоки имеют по 16 макроячеек (МЯ), получающих термы от локальных программируемых матриц И (ЛПМИ). Программируемая матрица соедине­ний ПМС обеспечивает межсоединения логических блоков таким образом, что на любой вход Л Б может быть подан сигнал от любого выхода Л Б или контакта ввода/вывода.

ПМС организована так, что на пути сигнала нет программируемых ключей и сигналы передаются через конъюнкторы, открытые по второму входу единичным сигналом, там, где это предусмотрено при конфигурировании микросхемы. Такое решение ускоряет пе­редачу сигналов по линиям связи (рис. 7.20).На вход ЛБ может быть подан сигнал с лю­бой непрерывной по длине вертикальной линии ПМС.

Все ЛБ связаны со своими блоками ввода/вывода, имеющими от 6 до 12 контактов (КП - контактная площадка). Так как в блоке 16 макроячеек, не все они могут иметь внешний вывод. Часть макроячеек может быть использована только для выработки сигналов обратной связи, передаваемых в ПМС. Это решение обосновано тем, что при построении ряда узлов многие логические функции нужны только для использования внутри схемы.

ПМС получает от каждого ЛБ 16 сигналов обратной связи, от блоков ввода/вывода - от 6 до 12 сигналов и четыре специализированных сигнала. К специализированным сигна­лам относятся глобальные (т. е. единые для всех одноименных блоков схемы) сигналы тактирования (GCLK1, GCLK2) и сброса (GCLR), а также сигналы разрешения выходов ОЕ. Из ПМС поступает по 36 сигналов для каждого ЛБ и еще шесть сигналов, которые прямо или инверсно передаются через мультиплексор MUX3 для глобальной шины раз­решения выходов БВВ.

Схема макроячейки показана на рис. 7.21. Из матрицы элементов И в матрицу распре­деления термов МРТ поступает пять основных термов (на рисунке слева). МРТ дает воз­можность использовать эти термы для сборки по ИЛИ с последующей подачей результата на элемент сложения по модулю 2 для образования комбинационной функции, а также для управления триггером по входам сброса (CLRn) и установки (PRn). Терм t может быть ис­пользован для тактирования триггера или разрешения тактирования в зависимости от про­граммирования мультиплексора MUX2.

Триггер имеет гибкую систему управления записью данных. Он может тактироваться от глобального сигнала GCLK, причем такое тактирование может сопровождаться инди­видуальным управлением от сигнала разрешения ENA. Возможно тактирование и от ло­кального сигнала t.

Разнообразные варианты тактирования предоставляют удобство построения авто­матов с памятью разных типов (синхронных, апериодических, асинхронных).

Установка и сброс триггера возможны от асинхронных сигналов PRn и CLRn, кроме того, возможен сброс от глобального сигнала GCLR при соответствующем программиро­вании мультплексора MUX3.

В зависимости от программирования мультиплексора MUX1 на вход триггера посту­пает значение функции, выработанное логическими схемами макроячейки, или же триг­гер загружается от внешнего вывода по цепи быстрого ввода.

Мультиплексор MUX4 позволяет подавать на выход макроячейки (к блоку ввода/вы­вода) либо непосредственно комбинационную функцию, либо хранимую в триггере (ре­гистровый выход).

Если для реализации требуемой функции макроячейке не хватает термов, можно воспользоваться ресурсами логических расширителей ЛР. Первый тип ЛР, называемый общим (разделяемым), образуется за счет терма пятой линии, который вводится в мат­рицу И и становится доступным для всех макроячеек. Так как в логическом блоке 16 макроячеек, общий ЛР может иметь до 16 линий (рис. 7.21).

Параллельный ЛР образуется с помощью коммутации термов, передаваемых от пред­шествующих макроячеек в последующие как по цепочке (рис. 7.22).Допускается образо­вание цепочек длиною до 8 звеньев.

Блок ввода/вывода (рис. 7.23) позволяет гибко управлять состоянием выходного бу­фера. ПМС формирует для этой цели шесть глобальных сигналов разрешения выхода ОЕ, каждый из выводов благодаря программированию мультиплексора MUX может под­ключаться к любому из шести сигналов. У некоторых микросхем семейства МАХ7000 предусмотрена возможность запрограммировать выход с открытым стоком. Кроме того, программируется и скорость изменения выходных напряжений буферов (крутизна фрон­тов в вариантах быстрая/медленная; полезность этой возможности обсуждалась ранее.