5.6 Универсальные элементы памяти. Принцип организации специальных элементов памяти на базе универсальных.
Таблица переходов универсального JK – триггера имеет вид:
-
Jn
Kn
Qn+1
0
0
Qn
0
1
0
1
0
1
1
1
Qn
Qn+1= (Jn &Kn & Qn) (Jn &Kn) (Jn & Kn &Qn) (3)
При отсутствии информационных сигналов JK - триггер сохраняет исходное состояние. Сигнал Кn устанавливает JK - триггер в нуль, асигнал Jn в единицу.
Одновременное воздействие на входы Jn и Kn, переводит триггер в противоположное состояние.
Функции специального триггера, построенного на базе универсального, достигаются заданной коммутацией внешних входов исходного триггера.
JK – триггер:
С
инхронный
D
триггер на базе универсального JK
– триггера имеет вид:
С
четный
Т – триггер на базе универсального JK
– триггера имеет вид:
С
инхронный
RS
– триггер на базе универсального JK
– триггера имеет вид:
Rn & Sn = 0
5.6.1 Синтез универсального jk – триггера.
Синтез универсального JK – триггера (рис.5.13) выполнен на элементах И-НЕ по критерию минимума аппаратных затрат.
Рис.5.13 Схема двухступенчатого универсального ЗЭ.
Универсальный элемент памяти требует организацию управляющих сигналов z1, z2, z3, z4 входной логики первой и второй ступени с учетом одновременного воздействия информационных сигналов на первую ступень и реакцию на это воздействие второй ступени.
Лабораторный практикум №5.5.
Задание:
Синтезировать интегральный JK - триггер, включая входную логику на элементах ИЛИ-НЕ. Выполнить тестирование элементов памяти с получением временных диаграмм функционирования JK -триггера в режимах D, T, RS - триггеров.
С
хема
JK
– триггера:
Схема синхронного RS – триггера на базе универсального JK – триггера:
Временная диаграмма работы RS -триггера:
Схема синтезированного Т-триггера:
Временная диаграмма работы Т- триггера
Схема cинхронного D - триггера на базе универсального JK – триггера:
Временная диаграмма работы синхронного D- триггера:
Универсальность JK- триггера заключается в том, что с его помощью могут быть построены схемы RS -, T -, D – и других триггеров благодаря различному включению и использованию входов. В реальных схемах JK – триггеры имеют расширенную входную логику (например, возможность совпадения по нескольким входам J K).