6.8 Пирамидальные дешифраторы

Источником входной информации для пирамидальных дешифраторов (рис.6.20) являются параллельные и последовательные регистры, в последнем случае циклические, формирующие, как правило, входные слова в виде параллельного кода, отображаемого потенциальными сигналами.

Рис.6.20 Схема пирамидального дешифратора.

. Управляющая информация, представленная здесь символами S, является импульсной и, начиная с выходов S₂, преобразуется в выходную информацию дешифратора. Оценим аппаратные затраты пирамидального дешифратора: количество схем И, входящих в D_n , что можно описать как , где n – разрядность входного слова. Суммарное число входов в элементах D_n равно 2n, а быстродействие оценивается как .

Спроектируем пирамидальный дешифратор для n=3,структура которого представлена на рис.6.21:

Рис.6.21 Структура пирамидального дешифратора

Для 3-х битного входного слова.

Рис.6.22 Пирамидальный дешифратор, построенный на элементах И, имеющих только два входа.

Пусть входное слово имеет вид : , тогда получим сигнал на выходе y₄.

Пусть входное слово имеет вид : , тогда получим сигнал на выходе y₇.

Схемы дешифраторов выполняют двойную роль в цифровых системах: с одной стороны они используются для преобразования параллельных кодов в управляющие сигналы, которые осуществляют адресную выборку информации; с другой стороны они могут выполнять роль мультиплексора, распределяющего входную информацию по выбранным каналам.

Сочетание управляющих схем и схем, преобразующих цифровую информацию , позволяет строить специальные микропроцессорные устройства для систем автоматического управления (САУ) объектов морской техники (ОМТ).

Вопросы самоконтроля знаний по материалам главы 6.

1.Перечислите основные функции параллельного регистра?

2.Что дает использование парафазного кода в параллельных регистрах МП?

3.За счет чего повышается быстродействие параллельного регистра, работающего с парафазными кодами?

4.