6.6.2 Циклический регистр сдвига

Циклические регистры сдвига (рис.6.14) несут двойственную функциональную нагрузку.

Рис.6.14 Схема циклического регистра сдвига

С одной стороны они выполняют аппаратным способом последовательное смещение кода в операционном устройстве ( арифметическая функция ). С другой стороны генерируемые в каждом такте сдвига коды, отображающие текущее состояние регистра, используют с предварительной дешифрацией для управления работой цифрового устройства ( управляющая функция ).

6.7 Синтез дешифраторов на базе клс

Дешифратор – это преобразователь n-разрядного двоичного кода в управляющий сигнал на одном из 2ⁿ выходов(рис.6.15).

Рис.6.15 Структурная схема дешифратора.

Уравнения линейного дешифратора выглядят следующим образом:

(6.1)

При синтезе линейного дешифратора (рис.6.16) могут непосредственно использоваться уравнения системы (6.1) или эти уравнения преобразуются с использованием ассоциативных законов. Простой линейный дешифратор представляет собой КЛС, элемент которой И имеет n входов и отображает на выходе единственный для данного входного слова выходной сигнал дешифратора:

Рис.6.16 Схема линейного дешифратора.

Количественной характеристикой линейного дешифратора являются аппаратные затраты, включающие суммарное число схем И ( М ) и суммарное число входов этих схем ( m ):

, где

n – число разрядов входного слова.

Быстродействие дешифратора оценивается как:

, где

k – число ступеней дешифратора;

_и – задержка в элементе И.

Для характеристики работы дешифратора, построим временную диаграмму (рис.6.18) линейного дешифратора (рис.6.17) использующегося для оценки состояния двоичного счётчика:

Рис.6.17 Линейный дешифратор для 2-х битного кода.

Рис.6.18 Временная диаграмма линейного дешифратора.

Учтём в виде постоянного запаздывания n эффект неодновременного переключения триггеров в счётной схеме. Используя уравнения системы (6.1), графически представим сигналы y₀…y₃.

6.7.1 Помехоустойчивость линейных дешифраторов

Учёт реального запаздывания переключения последовательностных элементов , как источников формирования входных слов дешифратора, является причиной появления на его выходах ложных сигналов ( на диаграмме (рис.6.18) они заштрихованы ). Так как сигналы выполняют роль управляющих сигналов в цифровых схемах, то это приводит к нарушению нормальной работы всего микропроцессорного устройства. Одним из способов устранения ложных срабатываний дешифратора является синхронизация работы всех элементов схемы (рис.6.19).

Рис. 6.19 Схема синхронного линейного дешифратора.

При использовании пассивных элементов в схеме линейного дешифратора и увеличении разрядности входного слова возможно появление ложных сигналов как реакции на неравномерное распределение нагрузки на входах элементов И дешифратора. Проблема помехоустойчивости в подобных случаях решается использованием в дешифраторах элементов И с минимальным числом входов.