Примеры использования демультиплексоров:
- в системах связи с временным разделением;
- в качестве дешифраторов;
- для реализации мультиплексоров;
- для обмена информацией больших интегральных микросхем и других устройств.
12.4. Сумматоры
Сумматоры – это комбинационные устройства для сложения чисел.
Сумматор обозначают через SM.
Рассмотрим сложение двух одноразрядных двоичных чисел, для чего составим таблицу сложения (таблицу истинности), в которой отразим значения вход-ных чисел А и В, значение результата суммирования S и значение переноса в старший разряд P (рис. 16.10).
Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями: .
Очевидно, что по отношению к столбцу S реализуется логическая функция «исключающее ИЛИ», т.е. S=A B.
Рис. Таблица истинности
Устройство, реализующее таблицу (рис., называют полусумматором, и оно имеет логическую структуру, изображенную на рис.
Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.
Рис. Схема полусумматора
При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использовать устройство, имеющее дополнительный вход переноса.
Рис. Схема полного сумматора
Такое устройство (рис.) называют полным сумматором и его можно представить как объединение двух полусумматоров (Рвх – дополнительный вход переноса).
Комбинационный сумматор – это цифровое устройство, предназначенное для арифметического сложения чисел, представленных в виде двоичных кодов.
Обычно сумматор представляет собой комбинацию одноразрядных сумматоров.
При сложении двух чисел в каждом разряде производится сложение трех цифр: цифры первого слагаемого Ai, цифры второго слагаемого Bi и цифры переноса из младшего разряда Pi-1. В результате суммирования на выходных шинах получается сумма S i и перенос в старший разряд P i.
Сумматоры с поразрядным переносом выпускаются в виде микросхем на 2 и 4 разряда. Например, К561ИМ1 – сумматор на 4 разряда. Для увеличения разрядности до 8 необходимо взять две микросхемы и соединить их последовательно по цепи переноса.
Сумматор с поразрядным последовательным переносом наиболее прост с точки зрения схемной реализации, однако имеет низкое быстродействие. Время выполнения операции зависит от разрядности так как включает в себя затраты времени на вычисление во всех более младших разрядах и выполнение в них переносов.
Для повышения быстродействия используются сумматоры с параллельным переносом.
По числу входов различают: полусумматоры, полные сумматоры.
Полусумматор
Полусумматор (Half Summator) складывает два числа самого младшего разряда A, B без учета переноса. Результат сложения S и перенос в старший разряд P (рис.1) значения, которых представлены в таблице истинности (табл.1).
Рис. 1 Обозначение одноразрядного полусумматора, (а),
и его функциональная схема, (б).
Таблица истинности полусумматора
Набор |
Первое слагаемое |
Второе слагаемое |
Результат |
|
Сумма |
Перенос |
|||
A |
B |
S |
P |
|
1 |
0 |
0 |
0 |
0 |
2 |
0 |
1 |
1 |
0 |
3 |
1 |
0 |
1 |
0 |
4 |
1 |
1 |
0 |
1 |
Из таблицы 1 следует, что, если A = 1 и B = 1, то происходит переполнение разряда S = 0 и вырабатывается сигнал переноса в старший разряд P = 1.
Вывод: максимальное значение результата сложения на полусумматоре с учетом переноса равно: A0 + B0 = 12+12 = 102 = 210, где P0 = 1, S0 = 0.
Аналитические выражения выходных сигналов:
