2. Регістри

Регістрами називають функціональні вузли цифрової інтегральної електроніки, які призначені для записування, тимчасового зберігання і перетворення двійкової інформації. Інформація надходить і зберігається у вигляді n-розрядних двійкових чисел. Будь-який регістр складається із сполучених у певній послідовності запам’ятовуючих пристроїв – тригерів (D, RS чи JK - типу) і логічних елементів для керування ними. Кожен тригер призначений для введення, зберігання та виведення одного розряду двійкового числа. Загальна кількість тригерів у регістрі визначає його розрядність. Якщо, наприклад, регістр складається з чотирьох тригерів, то він призначений для зберігання чотирирозрядних двійкових чисел.

Залежно від призначення регістри поділяють на три групи: нагромаджувальні, зсувні, перетворювальні. За способом запису інформації розрізняють паралельні, послідовні та паралельно-послідовні регістри.

У паралельних регістрах записування інформації здійснюється одночасно у всі розряди. У послідовних – записування зсувається тактовими імпульсами від одного розряду до іншого. Паралельно - послідовні регістри можуть працювати як паралельні і як послідовні. Нагромаджувальні регістри виконуються з паралельним кодуванням, зсувні – переважно з послідовним, а перетворювальні – перетворюють двійкову інформацію паралельного коду у послідовний і навпаки.

Функціональна схема паралельного регістра на тактованих D – тригерах зображена на рис. 10.

Рис. 10. Схема паралельного регістра

Кількістьтригерів відповідає розрядності регістра. Зображений на

рис. 10 регістр записує, зберігає та видає код двійкового числа. Логічні елементи ”İ“ (D₁ – D₃) призначені для введення інформації, а на елементах

D₄ – D₆ типу ”İ - НЕ“ зібрана схема виведення інформації.

Регістр працює таким чином. Спочатку тригери встановлюються у нульовий стан. Число, яке хочуть ввести в регістр, подають у паралельному коді на схеми збіжності D₁, D₂, D₃ . Нехай треба записати число 101 (число 5 у десятковому численні). На верхні входи D₁ і D₃ під час записування буде діяти напруга, що відповідає логічній одиниці, а на верхній вхід D₂ – напруга логічного нуля. Записування числа у тригерний регістр здійснюється після подавання на нижні входи D₁, D₂, D₃ тактового сигналу. Тригери Т₁ та Т₃ після подавання на їх входи С тактового сигналу перейдуть у стан Q₁=1 та Q₃=1. Тригер Т₂ залишиться у нульовому стані – Q₂=0. Виведення (зчитування) записаного у регістр числа здійснюється через логічні елементи D₄ – D₆ після подавання на їх нижній вхід тактового сигналу. У цьому випадку виведення з регістра 101 на верхні входи схем D₄ і D₆ будуть подані одиниці з прямих виходів тригерів Т₁ і Т₃ (Q₁ і Q₃). На верхній вхід D₅ з Т₂ буде поданий сигнал, що відповідає логічному “0” . За логікою роботи схем ”İ - НЕ“ на виході регістра отримаємо число 101, яке було записане і зберігалося у регістрі.

2. Комбінаційні пристрої

За допомогою елементної бази логічних елементів можна створити різномаїті комбінаційні пристрої. Як правило, вихідний сигнал в таких пристроях залежить тільки від наявності відповідної комбінації сигналів на входах комбінаційного пристрою. Такий принцип побудови використовують для реалізації програмного керування за заданим алгоритмом. Зауважимо, що комбінаційні пристрої не володіють пам’яттю, тобто керуючий сигнал на виході визначається значеннями вхідних сигналів в даний момент часу і не залежить від їх значень в попередні момети часу.

Введення і виведення інформації в ЕОМ здійснюється шляхом перетворення десяткової системи числення у двійкову і навпаки. Перетворення інформації з десяткової системи у двійковий код здійснюється за допомогою шифраторів (кодерів), а зворотнє перетворення двійкового коду у десяткову систему – дешифраторами (декодерами).

Шифратором називають комбінаційну логічну схему, в якій логічній одиниці “1” на одному із входів, відповідає певна комбінація сигналів на виході. Склад комбінації сигналів на виході залежить від того, на який із входів подана логічна одиниця “1” (див. табл. 2).

Заборонено подавати логічні одиниці одночасно на декілька входів. Кількість входів N та кількість виходів n шифратора взаємозалежні N=2ⁿ. Шифратори застосовуються для перетворення кодів, наприклад, десяткового у двійковий.

Якщо на вході F₇=1 діє логічна одиниця, а на всіх решта входах

F₀ – F₆ = 0, F₈ –F₁₅ =0 діє логічний ноль (число 7 у десятковій системі числення) , то на виході шифратора з’явиться комбінація 0111, яка відповідатиме числу сім у двійковій системі числення (А=0, В=1, С=1, D=1).

Дешифратором називають комбінаційну логічну схему, в якій кожній із комбінацій сигналів на входах відповідає сигнал логічної одиниці “1” тільки на одному із його виходів. Вони застосовуються у системах для видачі керуючих сигналів в ті чи інші кола в залежності від комбінації сигналів на входах. Зокрема, вони застосовуються для перетворення кодів, наприклад, двійкового у десятковий (див. табл. 3). На одному із виходів (і тільки на

Таблиця 2

Таблиця істиності шифратора з чотирма виходами

F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15	ABCD
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0001
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0010
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0011
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0100
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0101
0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0110
0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0111
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1000
0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1001
0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1010
0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1011
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1100
0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1101
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1110
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1111

Таблиця 3

Таблиця істиності чотиривходового дешифратора

ABCD	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15
0000	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0001	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0010	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
0011	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
0100	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
0101	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
0110	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
0111	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1000	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1001	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
1010	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
1011	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
1100	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
1101	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
1110	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
1111	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

одному) буде логічна “1” (рівень високої напруги), номер якого відповідає числу АВСD в двійковій системі числення.

У пристроях перетворення інформації дешифратори призначені для перетворення кодованої інформації, записаної в лічильниках і регістрах, у сигнали кодування і для передавання цих сигналів на виконавчі системи ЕОМ, у пристрої відтворення інформації (світлове табло, цифрові індикатори) тощо.

Дешифратор має кількість виходів n, яка дорівнює кількості комбінацій N вхідних змінних, тобто n=2^N. Якщо використовуються всі виходи, то дешифратор називають повним. Якщо застосовують дешифратори з меншою кількістю виходів, то їх називають неповними.

Якщо вхідні змінні закодовані у двійковій системі, то логічна одиниця формується на тому виході, номер якого відповідає десятковій формі запису цього ж числа. Наприклад, якщо на входи подане число 0111 (А=0, В=1, С=1, D=1) у двійковому коді, то у десятковому коді це число дорівнює 7, тобто за такої комбінації вхідних сигналів логічна одиниця з’явиться у значенні функції F₇ (див. табл. 3).

а б в г

Рис. 11. Умовні позначення лічильника (а), регістра (б), шифратора (в) і дешифратора (г)