- •1. Основы логического проектирования.
- •Представление сигналов в цифровой технике и основные логические элементы.
- •1.1.3.Обозначение элементов, реализующих логические функции:
- •1.1.4. Основные параметры логических элементов.
- •Запрещённое значение сигналов:
- •1.2.Элементы логики.
- •1.2.1 Диодный элемент «или».
- •1.2.2 Диодный элемент «и».
- •1.2.3. Транзисторный элемент «не».
- •1.2.4. Логические элементы ттл – логики.
- •1.2.8. Логические элементы на моп – транзисторах.
- •1.2.6. Способы повышения быстродействия логических элементов.
- •1.2.9. Интегральные схемы инжекционной логики.
- •1.2.7. Сравнительная характеристика интегральных элементов
- •1.2.7. Эмиттерно-связанная логика.
- •2. Функциональные устройства цвм.
- •2.1. Шифраторы. Их синтез.
- •2.2. Дешифраторы.
- •2.3. Преобразователи кодов.
- •2.4. Мультиплексоры.
- •2.5. Демультиплексоры.
- •И демультиплексора
- •2.6. Цифровые компараторы.
- •2.7. Сумматоры одноразрядный двоичный сумматор.
- •Многоразрядные двоичные сумматоры.
- •Повышение быстродействия параллельных сумматоров.
- •Десятичные сумматоры.
- •3. Цифровые устройства.
- •3.1. Триггеры их назначение и типы.
- •Триггер выполнен на двух схемах или-не
- •2.3.2. Логическая структура rs – триггера
- •3.3. Двухступенчатый rs – триггер.
- •Синхронный rs – триггер.
- •3.5. Двухтактный rs – триггер.
- •3.7. Универсальный jk – триггер.
- •Условное обозначение d – триггера
- •3.9. Особенности интегральных триггеров.
- •3.10. Триггеры с динамическим управлением.
- •3.11. Асинхронный rs – триггер.
- •3.12. Одноступенчатый синхронный rs – триггер.
- •3.13. Триггер Шмитта.
- •4. Счётчики.
- •3.5.1.Счетчики основные понятия.
- •3.5.2 Счетчики с последовательным переносом.
- •4.3.Счетчики с параллельным переносом.
- •5. Делители частоты импульсной последовательности.
- •6. Запоминающие устройства.
- •6.1. Система памяти.
- •6.2. Основные параметры запоминающих устройств.
- •3.4. Запоминающее устройство с двух - координатной выборкой.
- •6.4. Обозначение сигналов выходов микросхем
- •6.5. Запоминающие элементы памяти.
- •6.6. Динамические элементы памяти.
- •6 .6.1. Постоянные запоминающие устройства.
- •6.6.2. Программируемые логические матрицы.
- •6.6.3. Схема микросхемы памяти с одно-координатной выборкой.
- •4. Цифро-аналоговые и аналого-цифровые преобразователи.
- •4.1.Аналого-цифровые преобразователи (ацп)
- •4.1.1. Ацп времяимпульсного типа.
- •7.3. Ацп последовательного счета.
- •7 .4. Кодоимпульсный ацп.
- •7.5. Цифро-аналоговые преобразователи (цап).
- •7.6. Цап с суммированием напряжения.
- •7.7. Схема преобразователя с суммированием напряжений на резисторной матрице.
- •7.8. Цифро-аналоговый преобразователь с суммированием тока.
- •8. Источники стабильного напряжения и стабильного тока.
- •8.1. Стабилизатор напряжения.
- •8.2. Стабилизатор тока.
- •9. Элементная база схемотехники.
- •9.1. Резисторы.
- •9.1.1. Классификация
- •9.1.2. Параметры резисторов.
- •Номинальное сопротивление по рядам
- •9.1.3. Полупроводниковые нелинейные резисторы.
- •9.2. Конденсаторы.
- •9.3. Система условных обозначений современных типов интегральных микросхем.
- •9.4. Система обозначения интегральных микросхем pro elektron.
- •Для одиночных микросхем:
- •Для семейств (серий) цифровых микросхем:
3.7. Универсальный jk – триггер.
условное обозначение
JK – триггера
J |
K |
Qt+1 |
0 1 0 1 |
0 0 1 1 |
Qt 1 0 Qt инверсное |
JK - триггеры обычно выполняются тактируемыми. Такой .JK- триггер имеет информационные входы J и К, которые по своему влиянию аналогичны входам S и R тактируемого RSС-триггера: при J=1, K=0 триггер по тактовому импульсу устанавливается в состояние Q=1; при J=0, К= 1 — переключается в состояние Q = О, а при J = К= 0 — хранит ранее принятую информацию. Но в отличие от RSС-триггера одновременное присутствие логических 1 на информационных входах не является для JK- триггера запрещенной комбинацией; при J= = К=1 триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом.
На рисунке изображена одна из функциональных схем JK-триггера. Она отличается от схемы T-триггера элементами Э1 и Э2 входной логики первой ступени: для создания информационных входов J и К они выбраны трехвходовыми. Переключающий вход С — динамический.
При J=K=0 на выходах элементов Э1 и Э2 устанавливаются логические 0, которые для триггеров с прямыми входами являются пассивными сигналами — триггер Т1 и, следовательно, JK-триггер в целом сохраняют прежнее состояние.
Логическая 1 на одном из входов элемента И не определяет потенциал на его выходе, поэтому сочетание J= K= 1 не влияет на входную логику первой ступени — схемы Т - и JK-триггеров принципиально перестают отличаться, т. е. JK-триггер работает в счетном режиме.
Чтобы на выходе элемента Э1 появилась логическая 1 (которой триггер Т1 может переключаться в состояние Р=1), на его входах необходимо присутствие сигналов J=1, С=1, а также логической 1 с выхода Q. Аналогично, логическая 1 будет на выходе элемента Э2, когда K=1, С=1 и Q=1. Таким образом, комбинация J=1, K=0 обусловливает по тактовому импульсу переключение JК-триггера в целом в состояние Q=1, а комбинация J=0, K= 1 — в состояние Q = 0.
Таблица — сокращенная форма переключательной таблицы JK-триггера, в которой Qt+1 — состояние триггера после переключения по тактовому импульсу. При J=K=0 Qt+1 = Qt триггер сохраняет предыдущее состояние; комбинация J=K=1 приводит к тому, что тактовым импульсом триггер переключается в состояние, противоположное предыдущему: Qt+1 =Qt. Сочетания J=l, K=0 и J=0, К=1 дают триггеру разрешение переключиться соответственно в состояния Q=1 и Q=0.
3.8. D – Триггер.
Этот тип триггера имеет лишь один информационный вход D. Вход С – управляющий и служит для подачи синхронизирующего сигнала. D–триггер – это триггер задержки, т.к. он изменяет своё состояние на входе только при наличии сигнала синхронизации.
Условное обозначение d – триггера
3.9. Особенности интегральных триггеров.
Интегральный триггер может быть выполнен монолитным (триггер интегрального исполнения) или реализован на логических микросхемах. Оба вида интегральных триггеров имеют обычно одинаковую функциональную структуру.
Интегральные триггеры бывают асинхронными (не тактируемыми) и синхронными (тактируемыми). Аналогично триггеру на дискретных компонентах, интегральной асинхронный триггер имеет лишь информационные входы, сигналы на которых с момента их появления определяют состояние триггера. Синхронный триггер кроме информационных входов имеет синхронизующий (тактирующий, тактовый) вход; сигналы на информационных входах воздействуют на такой триггер только при сигнале на синхронизирующем входе.
