Вопрос 3. Сумматор.

Сумматор предназначен для сложения двух чисел, заданных в двоичном коде. Число входов и выходов сумматора определяется разрядностью слагаемых. Одноразрядный двоичный сумматор характеризуется таблицей истинности (табл.10.3). Такой сумматор называется полным, т.к. обрабатывает сигнал переноса с предыдущего разряда P_i и выдает сигнал переноса на последующий разряд P_i+1. Схемотехника сумматоров строится на ЛЭ "исключающее ИЛИ" (функция "неравнозначность") для суммирования и ЛЭ И-НЕ для переноса:

P_i+1=A_iB_i+(A_i B)P_i; S_i=(A_i B_i) P_i.

Микросхема К155ИМ3 (рис.10.4) представляет собой четырехразрядный сумматор с параллельным поразрядным сложением и последовательным формированием сигнала переноса. Он имеет два четырехразрядных числа по входам данных А0...А3 и В0...В3, а по входу РО - сигнал переноса с предыдущего разряда. Сумма разрядов входных чисел появляется на выходах S0...S3. На выходе Р4 выделяется сигнал переноса на последующий разряд.

Суммирование происходит по уравнению:

P₀+2⁰(A₀+B₀)+2¹(A₁+B₁)+2²(A₂+B₂)+2³(A₃+B₃)=2⁰S₀+2¹S₁+2²S₂+2³S₃+2⁴P_4.

Сумматор можно использовать для вычитания чисел. Для этого вычитаемое представляют в дополнительном коде, который образуется из обратного (инверсного) кода добавлением к нему единицы. Так, четырехразрядное число В, записанное в прямом коде В_пр=В₃В₂В₁В₀, может быть представлено в обратном коде и в дополнительном коде В_доп =В_обр+1.

Операцию вычитания можно представить в виде

А_пр‑В_пр=А_пр+В_доп‑10000.

Сумматор может работать и как компаратор чисел. Для этого второе сравниваемое число подают в обратном коде (например, через инверторы). Тогда при А=В на выходах S₀=S₁=S₂=S₃=1, P₄=0; при АВ ‑ Р₄=1.

Контрольные вопросы

1. Чем отличаются КЛС от ЛЭ?Дайте сравнительный анализ на конкретных примерах.

2. Объясните назначение и области применения дешифратора.

3. Каков принцип работы дешифратора?

4. Каким образом с помощью мультиплексора можно обеспечить постоянный обегающий контроль 6 различных каналов или выходов ЛЭ?

5. Равноценны ли по своему функциональному назначению управляющие входы дешифратора и адресные входы мультиплексора?

6. Объясните принцип действия сумматора.

7. Как реализуется вычитание двоичных чисел?

Тема: Элементы микропроцессора.

Вопрос 1. Арифметико-логическое устройство.

А рифметико-логическое устройство (АЛУ) является основным функциональным узлом микропроцессора, предназначенным для обработки данных. АЛУ представляет собой комбинационную логическую схему, выполняющую логические и арифметические действия.

Для ввода, вывода и оперативного хранения информации, а также ее пошаговой загрузки по тактовому импульсу в АЛУ предназначен блок регистров: аккумулятор (А), буферные регистры (БР) или регистры общего назначения (РОН) (рис.11.1).

С овместная работа АЛУ и аккумулятора позволяет реализовать ряд арифметических и логических операций, в том числе сложение, вычитание, инверсию, сравнение, положительное или отрицательное приращение, сдвиг влево или вправо, логическое И, ИЛИ, исключающее ИЛИ и т.п. Из перечисленных элементарных операций набираются сложные задачи современной микропроцессорной техники.

Универсальная микросхема К155ИП3 (рис.11.2) представляет собой четырехразрядное АЛУ. Основу этой микросхемы составляют 30 простых логических элементов типа И-НЕ, И-ИЛИ-НЕ, исключающие ИЛИ и инверторов.

АЛУ может формировать 16 логических операций и выполнять 16 арифметических действий, включая суммирование и вычитание, увеличение и уменьшение, удвоение и инверсию. Все операции производятся над четырехразрядными числами в двоичных кодах, причем одно из чисел подается на входы А3...А0, второе - на входы В3...В0, а результат вычислений появляется на выходах F3...F0. Характер операций АЛУ зависит от уровня сигнала на входе режима М: при М=0 выполняются арифметические, а при М=1 - логические операции. Причем последние выполняются поразрядно. Вид выполняемых операций зависит от кода операции, подаваемого на управляющие входы S3...S0, в соответствии с табл.11.1.

Ряд арифметических операций можно использовать либо для загрузки операндов (например, F=А или F=В для А=0 при S=0000 или S=1001 соответственно), либо для сложения в прямом коде F=А+В, или вычитания в дополнительном коде F=А-В, либо для более сложных действий.

При выполнении арифметических операций учитывается признак переноса с предыдущего разряда, подаваемый на вход . При этом формируется признак переноса четвертого разряда . Для удобства наращивания разрядности АЛУ при объединении нескольких микросхем вход и выход признаков переноса выполнены инверсными. При выполнении логических операций (логическое И, ИЛИ, исключающее ИЛИ и т.п.) с использованием прямых или инверсных кодов состояние входа переноса не влияет на полученные результаты.

Для расширения функциональных возможностей АЛУ предусмотрены выходы образования переноса G и распространения переноса Р: первый переключается при достижении 1111₂=15₁₀, а второй - при появлении переноса в любом из четырех разрядов.

Таблица 11.1

Код операции				Вид операции
S3	S2	S1	S0	Арифметические (М=0)	Логические (М=1)
0	0	0	0	F=A+C0	__ F=A
0	0	0	1	F=AB+C0	______ F=AB
0	0	1	0	__ F= AB+C0	__ F=A·B
0	0	1	1	F=-1+C0	F=0
0	1	0	0	F=A+A· +C0	______ F=A·B
0	1	0	1	F=A· +(AB)+C0	__ F=B
0	1	1	0	F=A-B-1+C0	F=A B
0	1	1	1	__ F=A·B-1+C0	__ F= A·B
1	0	0	0	F=A+A·B+C0	__ F=AB
1	0	0	1	F= A+B+C0	_______ F= A B
1	0	1	0	__ F= A·B+(AB)+C0	F=B
1	0	1	1	F=A·B-1+C0	F= A·B
1	1	0	0	F= A+A+C0	F=1
1	1	0	1	F= A+(AB)+C0	__ F= AB
1	1	1	0	__ F= A+(AB)+C0	F= AB
1	1	1	1	F=A-1+C0	F=A

Обозначения:  - логическое сложение; ·- логическое умножение;

- сложение по модулю 2 (исключающее ИЛИ); + - арифметическое сложение;  - арифметическое вычитание; F=A+A - сдвиг влево на один разряд.

В схеме АЛУ предусмотрена также возможность сравнения операндов: если А=В, то на выходе К появляется уровень логической единицы.