8 Составление схемы кодирующего и декодирующего устройств для варианта обнаружения ошибок

Основу всех схем кодеров и декодеров составляют регистры сдвига, выполняющие операции умножения и деления многочленов. В данном случае будет строиться схема на основе метода деления исходного многочлена на порождающий полином. Схема кодера приведена на рисунке 5.

Рис.5. Кодер.

На вход кодера приходит информационная последовательность, соответствующая многочлену . Вначале на один из входов элемента И1 поступает тактовый импульс ТИ1 (элемент открыт), а на вход элемента И2 тактовый импульс ТИ2 не поступает (элемент закрыт). В течении первых 247 тактов комбинация через элемент ИЛИ поступает в канал связи и параллельно через сумматор по модулю два в регистр сдвига. В элемент регистра от деления на образуется остаток R(x). Затем элемент И1 закрывается, а И2 открывается и через элемент ИЛИ начинается считывание комбинации остатка R(x) в канал связи.

Для обнаружения ошибок в комбинациях циклического когда применяют схему декодера, приведенную на рисунке 6.

Рис.6. Декодер

Девятиэлементный регистр сдвига RG1 выполняет роль накопителя информационных символов, а регистр RG2 – операцию деления принятых комбинаций на порождающий полином .

При приеме комбинаций элемент И10 в течение 247 тактов открыт, и информационные символы поступают одновременно в регистры сдвига RG1 и RG2. Затем элемент И10 закрывается, и в последующие восемь тактов проверочные символы приходят только в регистр сдвига RG2. После пятнадцатого такта на элементы И1–И9 подается тактовый импульс, они открываются, и значения символов остатка считываются в элемент ИЛИ. В случае равенства нулю символов остатка начинается считывание информационных символов из регистра RG1. Если в комбинации циклического кода произошла одиночная ошибка, то при делении многочлена на порождающий полином в элементах регистра сдвига RG2 будет остаток R(x), не равный нулю. На выходе элемента ИЛИ появится сигнал “Ошибка”, и значения символов в элементах регистров сдвига RG1 и RG2 стираются.

9 Составление функциональных схем и временных диаграмм работы передающего и приемного оконечных устройств

Оконечные приемо-передающие устройства представляют собой комплекс устройств обеспечивающий ввод информации, преобразование ее элементов в дискретный сигнал и обратное преобразование.

Рассмотренный ранее формат кадра в данной схеме образуется после кодера и далее уже передаются данные соответствующие протоколу HDLC.

Функциональная схема передающей части системы ИОС с ожиданием приведена на рисунке 7.

Рис.7. Функциональная схема передающей части.

Функциональная схема приемной части системы ИОС с ожиданием приведена на рисунке 8.

Рис.8. Функциональная схема приемной части.

Рассмотрим назначение узлов схемы. Счетно-управляющие схемы (СУС) строятся на основе счетчиков с возможностью сброса. СУС1 предназначена для управления входным потоком данных – разрешение, запрещение записи в ОЗУ в соответствии с длиной блока. СУС2 повторной передачей на основе результата анализа схемы сравнения СС. Стоит отметить, что сумматоры схемы сравнения должны иметь разрешающий вход для сигнала со схемы СУС3, который формируется по окончании приема проверочных символов из обратного канала. Схема СУС4 в приемной части анализирует входной поток и в соответствии с его составом формирует управляющие сигналы. Схема синхронизации и фазирования (СФ) генерирует управляющие сигналы для тактового генератора приемника ТГпр. В состав станции связи входят два генератора. Генератор передачи ТГ и генератор приема ТГпр.

На рисунке 10 показаны временные диаграммы работы станции на передачу при отсутствии ошибки (а) и при ошибочном приеме (б).

По прямому каналу передается 303 бита - 48 бит на ограничивающие пакет флаги, адресное и управляющие поля, 247 бит информационное поле и 8 бит контрольная сумма CRC. По обратному каналу будет передаваться 48 бит, так как в него вводится только контрольная сумма и необходимые атрибуты кадра.

Рис.10. Временные диаграммы передачи данных.

а) верный прием; б) ошибочный прием.