Санкт Петербургский государственный электротехнический университет

«ЛЭТИ»

Индивидуальное домашнее задание №2

по дисциплине:

«Цифровые микропроцессорные устройства»

Код задания: 401

Выполнил: Крамаренко В.А.

Группа 9102

Факультет РТ

Проверил: Смирнов Б.И.

Санкт Петербург

2012

Разработка аппаратной части контроллера.

2.1. Разработка функциональных блоков контроллера.

Структурная схема контроллера состоит из семи основных элементов:

1. микропроцессора i8085 AH-1;

2. памяти типа RAM, реализованной на микросхеме 8185, порты которой используются для загрузки модулей счета в счетчики, а таймер для формирования частоты сканирования;

3. памяти типа ROM, реализованной на микросхеме 8755;

4. устройства для приёма-передачи данных по параллельному интерфейсу на основе портов прибора 8755;

5. устройства индикации, представляющего собой 6 СИД дисплеев

(типа BL-S56A-12S-XX (OК) - красный и типа BL-S56A-12G-XX (OK) – зелёный)

6. селектора адреса (Chip Select), выполняющего функцию выбора различных устройств микропроцессорной системы, реализованного на демультиплексоре 555ИД7.

7. таймер временного паттерна состоит из 5 счетчиков 555ИЕ10.

Встроенный таймер БИС 8185 используется для формирования частоты сканирования Fscan, которая подаётся на пин RST5.5 МП. Порты A, B и С используются для приёма пакетов управления и ответа контроллера (A – ввод, B – вывод, С – приём сигналов STB, ACK и вывод сигналов IBF, OBF, Intr port A).

Порты A и B БИС 8755A используются для подключения индикаторного устройства (формирование сигналов STB4-STB0 и DATA6-DATA0).

Селектор адреса выполняет функцию выбора нужной микросхемы. Он формирует сигналы CS4-CS0, активные низким уровнем. Для этого на него подаются A15-A13 с шины адреса. CS0 подаётся на БИС 8755A, CS1-CS3 подаются на соответствующие регистры таймера временного паттерна, CS4 подаётся на БИС 8185.

Для получения сигнала I/OWR, активного низким уровнем, используется КС, на которую с шины управления поданы сигналы WR и I/OM. Сигнал I/OWR нужен для подачи на БИС 8755A и на регистры таймера формирования временного паттерна.

Для формирования дельта импульсов используется изолир. ОЭП HCPL0710. На узел формирования δ-импульсов подаётся сигнал с выхода таймера и фазовый код (+ и -) с регистра. Сформированные импульсы подаются через изолирующий оптоэлектронный прибор в аналоговый блок.

Блок индикации выполнен по стандартной динамической схеме, что позволяет использовать минимальное число дополнительных микросхем. Использование прерываний обеспечивает минимальные затраты машинных ресурсов на процесс индикации. Индикация ведется через порты А и В 8755 и непосредственно индикационных элементов: пяти BL-S56A-12S-XX (OК) и одного BL-S56A-12G-XX (OК). Сhip Select представлен 555ИД7.

В качестве микропроцессора DD1 используется i8085АН-1, выполненный по CMOS–технологии, он использует лишь один источник питания +5В и имеет TTL–совместимые сигналы. ОЗУ, DD3, выполнено на микросхеме 8185, а ПЗУ, DD2, –на 8755.

Для формирования стробирующих импульсов, используемых в блоке индикации используется встроенный таймер БИС 8185.