Латентность памяти

Массив памяти DRAM можно рассматривать как матрицу (двумерный массив) элементов, каждый из которых способен вмещать элементарную единицу информации — один бит данных. Ячейка памяти представляет собой сочетание транзистора (ключа) и конденсатора (запоминающего элемента) Чтобы получить доступ к требуемой ячейке памяти, надо указать адрес - строку и столбец, на пересечении которых она находится. Пересылка в память как адреса строки, так и адреса столбца каждый раз сопровождается отправкой в память специальных контрольных сигналов, подтверждающих подачу адресов. Это вырабатываемые микропроцессором управляющие сигналы RAS# (Row Access Strobe, строб-сигнал доступа к строке) и CAS# (Column Access Strobe, строб-сигнал доступа к столбцу). Для уменьшения числа проводников в адресной шине, она работает в режиме мультиплексирования, т.е. адреса строк и столбцов передаются по одним и тем же проводникам, поэтому и адреса, и сигналы RAS# и CAS# передаются не параллельно, а последовательно, один за другим, с разделением во времени. Внутри микросхемы памяти адреса строки и столбца временно сохраняются в буферах (защелках) адреса строки и адреса столбца, соответственно. Эти защёлки являются ячейками статической памяти SRAM (триггерами), вкраплёнными в микросхему динамической DRAM (конденсаторной) памяти. Одновременно со второй частью адреса (адреса столбца) в микросхему подаётся команда, указывающая, какое действие надо выполнить- чтение или запись данных. Временные задержки (тайминги) между передаваемыми по информационно-командному интерфейсу памяти адресами, строб-сигналами, командами и порциями данных измеряются в тактах работы системной шины. Задержки диктуют быстроту срабатывания памяти, так называемую латентность памяти (Latency). Тайминги памяти обычно записываются цепочкой t_CL- t_RCD- t_RP- t_RAS , которая называется "тайминговая схема работы памяти" и даёт полную характеристику памяти для данной частоты.

Микросхема spd

Величины задержек (тайминги) считываются чипсетом из особой микросхемы SPD, впаянной в модуль памяти. Согласно требованиям стандарта, на каждом модуле памяти SDRAM должна присутствовать небольшая специализированная микросхема ROM, именуемая "микросхемой последовательного детектирования" (Serial Presence Detect, SPD). Эта микросхема содержит основную информацию о типе и конфигурации модуля, временных задержках (таймингах), код производителя модуля, серийный номер модуля, дату изготовления и т.п. Стандарт SPD для модулей памяти DDR2 также включает в себя данные о температурном режиме функционирования модулей, которая может использоваться, например, для поддержания оптимального температурного режима посредством управления синхронизацией (регулированием импульсов синхросигнала) памяти, так называемый "троттлинг памяти", DRAM Throttle. Тайминги также можно задавать вручную в BIOS – в пунктах меню программы Setup "CAS Latency", "RAS to CAS Delay", "RAS Precharge Time" и "Cycle Time (t_RAC, t_RC)".

Пакетный режим передачи данных (Burst Mode)

Пакетный режим передачи данных позволяет ускорить процессы чтения и записи данных в память. Burst Mode применяется в персональных компьютерах, начиная с AT 486. Суть этого режима заключается в том, что при необходимости чтения из памяти (или записи в память) одного машинного слова, процессор считывает вместе с ним ещё несколько подряд расположенных слов. Длина каждого машинного слова, т.е. размер отдельного блока данных, передаваемого между микропроцессором и памятью, равна разрядности внешней шины данных микросхемы памяти. Ширина шины данных самых первых микросхем памяти составляла всего 1 бит, в настоящее время чаще встречаются 4-, 8- и 16- (реже - 32-) битные микросхемы памяти.

Длина передаваемого пакета данных может быть различна, т.е. может быть различным количество машинных слов, передаваемых подряд после поступления команды на чтение или запись в память. Минимальная длина пакета (BL) составляет 2 слова, возможна длина в 4 и 8 слов. Время пересылки информации из памяти в процессор измеряют в тактах работы шины памяти. У памяти SDR SDRAM за один такт передаётся одно машинное слово, поэтому промежуток времени на передачу одного пакета данных при минимальной длине пакета BL=2 равна t_BL= 2 такта работы шины памяти. Память DDR (DDR2) SDRAM передаёт 2 машинных слова за 1 такт работы шины (по сигналам фронта и среза синхроимпульса), поэтому передача пакета данных минимальной длины у DDR-памяти займёт 1 такт работы шины (t_BL= 1), а пакет максимальной длины (BL=8) будет передаваться 4 такта.

При пакетной передаче данных нет необходимости указывать полный адрес (номер строки и столбца) каждой ячейки памяти. Вместо этого подаётся только адрес начальной ячейки пакета, а следующие ячейки считываются подряд из текущей строки столько раз, сколько слов в пакете. Преимущество такой схемы в экономии времени на передачу адреса: для чтения нескольких слов данных требуется указать всего один адрес.