2.3. Універсальні регістри

В серіях ІС (інтегральних мікросхем) та бібліотеках ВІС/НВІС існує багато варіантів регістрів. Серед них часто зустрічаються багатофункціональні або універсальні регістри, здатні виконувати набір мікрооперацій. Багатофункціональність досягається компози­цією в одній і тій же схемі частин, необхідних для виконання різних операцій. Керуючі сигнали, що задають вид виконуваної в даний час операції, активують необхідні для цього частини схеми.

Типовим представником універсальних регістрів являється схема ИР13. Це восьмирозрядний реверсивний регістр, який має також паралельні входи і виходи, вхід асинхронного скиду R і входи вибору режиму S0 и S1, що задають чоти­ри режими (паралельне завантаження, два зсуви і зберігання). Таблиця істинності регістра ИР13 подана в табл. 2 ,умовне позначення регістра ИР13 на схемі електричній принциповій приведено на рис. 6.

Табл. 2. Таблиця істинності регістра ИР13

Режим

Входи

Виходи

C

SO

S1

DSR

DSL

Dn

Q0

Q1

. . . .

Q6

Q7

Скидання

X

0

X

X

X

X

X

0

0

. . . .

0

0

Зберігання



1

0

0

X

X

X

Q0

Q1

. . . .

Q6

Q7

Зсув вліво



1

1

0

X

0/1

X

Q1

Q2

. . . .

Q6

DSR

Зсув вправо



1

0

1

0/1

X

X

DSR

Q0

. . . .

Q5

Q6

Паралельне завантаження



1

1

1

X

X

Dn

D0

D1

. . . .

D6

D7

Рис. 6. Умовне позначення універсального регістра ИР13

Відповіді на контрольні запитання:

1. Що таке регістр, які функції виконує?

Регістри - пристрої для тимчасового зберігання й перетворення інформації у вигляді багато розрядних двійкових чисел. При порівняльній простоті регістри мають більші функціональні можливості. Вони використаються в якості керуючих і запам'ятовувальних пристроїв, генераторів і перетворювачів кодів, лічильників, дільників частоти, вузлів тимчасової затримки.

Для запам'ятовування окремих розрядів числа можуть застосовуватися тригери різних типів. Елементами структури регістрів є тригери D- або JK- типу з динамічним або статичним керуванням.

Одиночний тригер може запам'ятовувати (реєструвати) один розряд (біт) двійкової інформації. Тому, одиночний тригер можна вважати однорозрядним регістром.

Занесення інформації в регістр називається операцією запису або введення. Запис інформації в регістр не вимагає його попереднього обнуління.

Операція видачі інформації з регістра – зчитування або вивід.

2. Назвіть типи регістрів та їх можливе застосування.

Є три типи послідовні, паралельні та універсальні. Перший використовується для перетворення послідовного коду в паралельний і навпаки. Другий – здійснюють запис і вивід інформації в паралельному коді. Третій – в них все залежить від керуючого сигналу, який подається на вхід регістрів.

3. Чим визначається швидкодія кожного з типів регістра?

Швидкодія характеризується максимальною тактовою частотою, з якою може проводитись запис, зчитування чи зсув інформації.

Лабораторне завдання:

№ регістра 74195

Схеми та результати роботи:

74195 – інша назва  4-bit parallel-access shift register. Розшифрування назви: чотирирозрядний регістр зсуву з послідовними і паралельними вводами та виводами даних і зі скидом. Схема регістра зображена на рис. 7.

Рис.7 Схема 4-bit parallel-access shift register

Подивившись на таблицю істинності регістра, я дізнався, що стан тригера залежить від комбінації дев’яти сигналів (Рис.8).

Рис.8 Таблиця істинності 4-bit parallel-access shift register

Згідно цієї таблиці я побудував схему включення регістра для перевірки його роботи в різних режимах:

Рис.9 Схема включення 4-bit parallel-access shift register в режимі завантажування даних

Рис.10 Схема включення 4-bit parallel-access shift register в режимі зсуву даних і заповнення першого біта «1»

Рис.11 Схема включення 4-bit parallel-access shift register в режимі зсуву даних і заповнення першого біта «0»

Цей регістр зсуву має два режими роботи: зсув даних вправо і паралельне завантаження регістра даними. Завантаження регістра залежить від логічного стану виводу 9 (Shift/Load’ – зсув/завантаження). При подачі на вивід 9 напруги високого рівня дані послідовно вводяться в регістр через входи J і K’, і при кожному перепаді напруги тактового імпульсу з низького рівня на високий інформація в регістрі зсувається на один розряд вправо.

Якщо на вхід J подається напруга високого , а на вхід K’ – низького рівнів, то тактовий імпульс переключає з одного стану в інший перший розряд регістра, а іншу інформація в регістрі зсувається на один розряд вправо (Рис. 10). Коли на вхід J подається напруга низького, а на вхід K’ – високого рівнів, то логічний стан першого розряду регістра не змінюється, і дані, що знаходяться в інший розрядах, знову зсуваються на один розряд вправо. Коли на два входи J і K’ приходять логічні «1», то в перший біт завантажується «1», а інші регістри зсуваються вправо (Рис. 10).

Для паралельного завантаження даних інформація поступає на входи А-D, а на вхід Shift/Load’ подається напруга низького рівня. При наступному перепаді напруги тактового імпульсу з низького рівня на високий ці дані поступають в регістри і потім появляються на відповідних виходах QA-QD. Послідовна і паралельна передача даних проходить синхронно (Рис. 9).

Скид даних здійснюється асинхронно незалежно від стану усіх інших входів, коли вхід скиду Reset получає значення 0.

Висновок: під час виконання цієї лабораторної роботи я освоїв початки роботи з регістрами, а конкретніше з регістром типу 4-bit parallel-access shift. Удосконалив роботу в середовищі Electronics Worksbench, та побудови електричних схем.