
- •Глава 3. Временное группообразование или мультиплексирование в цсп икм-врк
- •3.1. Иерархии и стандарты цсп икм-врк
- •3.2 Объединение цифровых потоков в плезиохронной цифровой иерархии
- •3.2.1. Построение цикла первичного цифрового потока е1
- •3.2.2. Построение цикла первичного цифрового потока ds1
- •3.3. Асинхронное объединение цифровых потоков
- •3.3.1. Временные сдвиги и неоднородности. Согласование скоростей
- •3.3.2. Методы асинхронного объединения цифровых потоков
- •3.3.3. Структурная схема овг с асинхронным объединением цифровых потоков
- •3.3.4. Формирование структуры цикла передачи
- •3.4. Синхронное объединение цифровых потоков
- •3.4.1. Синфазно-синхронное объединение и разделение цифровых потоков
- •3.4.2. Синхронное объединение цифровых потоков
- •3.5. Функциональные узлы оборудования временного группообразования
- •3.5.1. Запоминающее устройство
- •3.5.2. Временной детектор
- •3.5.3. Передатчик и приемник команд согласования скоростей
- •3.5.4. Устройство фазовой автоподстройки частоты
- •3.6. Объединение цифровых потоков в синхронной цифровой иерархии
- •3.6.1. Формирование stm-1 на основе компонентного потока е1
- •3.6.2. Формирование stm-1 на основе компонентного потока ез
- •3.6.3. Формирование stm-1 на основе компонентного потока е4
- •3.6.4. Формирование stm-1 на основе потока ds1 североамериканского стандарта
- •3.6.5. Формирование stm-1 на основе потока ds2 североамериканского стандарта
- •3.6.6. Формирование stm-1 на основе потока ds3 североамериканского стандарта
- •3.7. Функциональные блоки аппаратуры sdh 3.7.1. Общие положения
- •3.7.2. Структура терминального мультиплексора для формирования stm-1 на основе компонентного потока е1
- •3.7.3. Структура терминального мультиплексора для формирования stm-1 на основе потока е4
- •3.7.4. Управление в аппаратуре синхронной цифровой иерархии
- •3.7.5. Обобщенная структурная схема терминального мультиплексора уровня stm-1
- •Вопросы для самоконтроля
3.5.4. Устройство фазовой автоподстройки частоты
Устройство фазовой автоподстройки частоты (ФАПЧ) (рис. 3.24) состоит из временного детектора (ВД), схемы управления (СУ) и генератора, управляемого напряжением (ГУН).
В
СУ выделяется постоянная составляющая
сигнала с выхода ВД. Спектр этого сигнала
содержит постоянную составляющую,
соответствующую случаю идеального
усреднения, сумму гармонических
колебаний, обусловленных наличием
разности частот записи и считывания в
тракте передачи блока асинхронного
сопряжения, и сложное колебание,
обусловленное наличием времени ожидания.
Подавление двух последних составляющих
спектра сигнала на выходе ВД обеспечивает
идеальное восстановление первоначальной
скорости цифрового потока. Для этого в
СУ необходимо использовать фильтр
нижних частот (ФНЧ) с бесконечно малой
полосой пропускания. Однако при этом
не обеспечивается необходимая полоса
захвата устройства ФАПЧ, которая не
может быть меньше максимального
расхождения частоты записи в передающем
устройстве
и
частоты считывания в приемном устройстве
т. е.
Где
- полоса пропускания ФНЧ. В аппаратуре
формирования, например, потока Е2
следовательно
Составляющие
сигнала с выхода ВД, попадающие в полосу
частот
проходят на вход ГУН, что приводит к
временным флуктуациям передаваемого
цифрового потока. Системы с односторонним
согласованием скоростей характеризуются
большими значениями частоты согласования
скоростей
Поэтому составляющие, обусловленные
наличием разности частот записи и
считывания, являются достаточно
высокочастотными и могут быть
подавлены ФНЧ, а составляющие, обусловленные
наличием времени ожидания, при
определенных условиях могут быть сколь
угодно низкочастотными из-за большого
значения отношения частоты
и частоты команд согласования скоростей
а следовательно достаточно существенными.
Системы
с двусторонним согласованием скоростей
характеризуются малыми значениями
Поэтому составляющие, обусловленные
наличием разности частот записи и
считывания, оказываются достаточно
низкочастотными и не могут быть
подавлены ФНЧ, в то время как составляющие,
обусловленные наличием времени ожидания,
из-за малого отношения частоты
и частоты команд согласования скоростей
оказываются незначительными.
Таким образом, в системах с односторонним согласованием скоростей основным источником низкочастотных составляющих управляющего сигнала (а следовательно и флуктуации сигнала на выходе оборудования сопряжения) является время ожидания, а в системах с двусторонним согласованием - разность частот записи и считывания. При использовании в цепи управления ГУН простого ФНЧ временные флуктуации на выходе оборудования формирования потока Е2, например, могут достигать периода тактовой частоты.
Известен способ уменьшения временных флуктуации, основанный на компенсации низкочастотных составляющих в сигнале на выходе ГУН. Этот способ заключается в том, что из последовательностей импульсов, соответствующих моментам согласования скоростей, на выходе ГУН формируется компенсирующий сигнал, содержащий те же низкочастотные составляющие, что и сигнал на выходе ВД в передающем устройстве, но противоположной фазы. Компенсирующий сигнал формируется с помощью интегратора и инвертора (рис. 3.24). На выходе интегратора в спектре
Рис. 3.24. Устройство ФАПЧ с компенсацией высокочастотных составляющих управляющего сигнала
компенсирующего сигнала будет содержаться постоянная составляющая, равная составляющей сигнала управления на выходе ВД. Тогда на выходе сумматора будут подавляться не только низкочастотные составляющие сигнала с выхода ВД, но и постоянная составляющая этого сигнала, что недопустимо.
Постоянная
составляющая в спектре компенсирующего
сигнала подавляется с помощью
разделительной цепи, включенной на
входе интегратора. Ширина полосы
подавления
определяет границу частот в спектре
сигнала на выходе ВД, ниже которой
компенсация не производится. Выбрать
сколь угодно малой нельзя, поскольку
при этом из сигнала управления будут1
вычитаться и высокочастотные составляющие,
определяемые нестабильностями частот
записи в передающем и приемном
устройствах. Следовательно, необходимо,
чтобы
Существенного
уменьшения временных флуктуации
во
всем диапазоне частот можно достигнуть
путем передачи в приемное устройство
информации об изменении временных
интервалов (ВИ) между моментами записи
и считывания на величину, значительно
меньшую периода считывания. Для этого
в передающем устройстве используется
дополнительный временной детектор
(ВД). формирующий сигналы о промежуточных
значениях ВИ между моментами записи
и считывания, соответствующих изменению
этого интервала
на величину, значительно меньшую периода
считывания
В приемном устройстве в соответствии
с данной информацией в цепи передачи
сигнала записи вводится или выводится
(в зависимости от знака изменения
ВИ) задержка, равная
В результате ВИ между последовательностями
записи и считывания в приемном устройстве
не превосходят
что приводит к соответствующему
уменьшению временных флуктуации
передаваемого сигнала.
Структурная схема временного детектора, реализующего промежуточную фиксацию значений ВИ, приведена на рис. 3.25.
Этот детектор включает в себя детектор моментов согласования скороc-
Рис. 3.25. Временной детектор с фиксацией промежуточных значений ВИ между моментами записи и считывания
тей,
аналогичный изображенному на рис. 3.18,
и детектор промежуточных значений ВИ
между сигналами записи и считывания,
состоящий из счетчика импульсов и
логических элементов ИЛИ,
Каждый
сигнал согласования скоростей через
элемент ИЛИ устанавливает счетчик
в исходное состояние, при котором сигнал
на выходе счетчика соответствует 32-й
позиции цикла. При этом ВИ между
последовательностями записи и
считывания равен периоду считывания
и на выходах логических элементов
вырабатывается нулевой сигнал. При
изменении ВИ (в сторону увеличения или
уменьшения) на величину
0,125
на выходе соответствующего логического
элемента
(
)
вырабатывается сигнал, свидетельствующий
о достижении ВИ первого промежуточного
значения
(
)
и сдвигающий в соответствующую сторону
временное положение сигнала с выхода
счетчика импульсов. В результате сигнал
с выхода счетчика импульсов будет
сфазирован либо с 36-й позицией цикла,
либо с 28-й позицией до тех пор, пока ВИ
между последовательностями записи и
считывания не достигнет величины
после чего производится фазирование
счетчика с 40-й или с 24-й позицией цикла
и т. д.
Рис. 3.26. Устройство ФАПЧ с передачей промежуточных значений ВИ между моментами записи и считывания
В устройстве ФАПЧ, структурная схема которого приведена на рис. 3.26, по каждому сигналу о достижении ВИ промежуточного порогового значения осуществляется (рис. 3.27,а) увеличение или уменьшение (в зависимости от знака согласования скоростей) компенсирующего напряжения (рис. 3.27,6).
Компенсирующий
сигнал, вырабатываемый цифро-аналоговым
преобразователем (ПАП), вычитается
из сигнала с выхода ВД, в результате
чего на выходе ФНЧ формируется сигнал,
управляющий работой ГУН. Естественно,
что период следования промежуточных
значений
не может быть меньше максимального
изменения ВИ между сигналами записи и
считывания за период передачи команд
о достижении промежуточных значений
Рис. 3.27. Временные диаграммы сигналов в устройстве ФАПЧ с передачей промежуточных значений:
а - сигнал о промежуточных значениях временного сдвига;
б – вспомогательный сигнал;
в - сигнал на выходе ВД;
г - сигнал, управляющий работой ГУН
Передача промежуточных значений ВИ между сигналами записи и считывания приводит к изменению спектрального состава управляющего напряжения. Анализируя рис. 3.27,в,г, можно видеть, что при сохранении пилообразного характера управляющего напряжения его частота увеличивается. Это обеспечивает более полное подавление переменных составляющих управляющего напряжения.