3. Описание основных элементов библиотеки сапр Quartus II необходимых для реализации вариантов узла.

В обоих вариантов используется примитив lpm_counter, представляющий из себя двоичный счетчик (рисунок 3.1.).

Рисунок 3.1. Примитив lpm_counter

Данный примитив обладает асинхронным сбросом данных aclr, входом для синхросигнала clock, а так же входом clk_en останавливающим или разрешающим счет.

Во втором варианте необходимо наличие сдвигового регистра, в САПР Quartus II он представлен мегафункцией lpm_shiftreg (рисунок 3.2.).

Рисунок 3.2. Мегафункция lpm_shiftreg

Регистр имеет входы для тактового сигнала, разрешения загрузки, разрешения сдвига, асинхронной загрузки, асинхронного сброса, данных.

В первом и втором вариантах используется 1 мультиплексор на 3 входа для выбора скорости передачи. В втором варианте помимо этого, также используется мультиплексор на 13 входов (Рисунок 3.3.), с помощью которого происходит сдвиг и выдача последовательного кода.

Рисунок 3.3. Мегафункция lpm_mux.

Также в обоих вариантах используется дешифратор для определения такта, после которого можно выдать сигнал Ready. Т триггеры. Буферные регистры, счетчики.

4. Описание процесса синтеза и моделирования работы предложенных вариантов средствами сапр Quartus II

   1. Синтез и моделирование узла на основе параллельно-последовательного регистра

Основываясь на схеме (Рисунок 2.1) и примитивах, описанных в предыдущем разделе узел был синтезирован в САПР Quartus II.

Реализация узла на основе параллельно-последовательного регистра в САПР Quartus II:

parallel_into_serial_converter

make_ready_scheme

tact_consume_scheme

parity_bit_make

Описание функционирования данного узла приведено в разделе 2.1.

Результат компиляции схемы узла представлен на рисунке 4.2.

Рисунок 4.2. Результат компиляции узла основе параллельно-последовательного регистра.

После компиляции узла было проведено временное моделирование его работы. Соответствующие результаты представлены ниже.

Как видно из диаграмм, работа устройства соответствует заданию.

2. Синтез и моделирование узла на основе мультиплексора

Основываясь на схеме (Рисунок 2.2) и примитивах, описанных в предыдущем разделе узел был синтезирован в САПР Quartus II (Рисунок 4.4).

Реализация узла на основе мультиплексора в САПР Quartus II:

parallel_into_serial_converter_ver2

make_ready_scheme

tact_consume_scheme

parity_bit_make

Функционирование данного узла описано в разделе 2.2. Результат компиляции схемы представлен на рисунке 4.5.

Рисунок 4.6. Результаты компиляции узла на основе мультиплексора.

После компиляции узла было проведено временное моделирование его работы. Соответствующие результаты представлены ниже.

Как видно из результатов моделирования, данная схема так же формирует выходные сигналы в соответствии с заданием, ее поведение соответствует поведению схемы из раздела 4.1.

Из результатов синтеза узла видно, что второй вариант с мультиплексором предпочтительнее с точки зрения минимума аппаратных затрат.

5. Разработка интерфейса сопряжения схемы узла с процессорной системой

Сопряжение узла с процессорной системой происходит посредством шины Microbus. Для работы устройства используются следующие сигналы шины: – сигнал чтения ПС статуса устройства с шины данных; – сигнал подачи ПС очередной команды на шину данных; Reset – сигнал сброса устройства в исходное состояние; Шина данных используется для передачи устройству сигнала старта, остановки, сброса, также для загрузки параллельного кода и кода выбора скорости передачи. Адрес регистра загрузки – 80h. Адрес регистра преобразования – 81h. Дополнительный адрес для команд stop, reset – 82h.

Функциональная схема устройства сопряжения представлена на рисунке 5.1.

Рисунок 5.1. Функциональная схема устройства сопряжения.

Схема синтеза устройства в САПР Quartus II представлена на рисунке 5.2.

Рисунок 5.2. Схема устройства сопряжения в САПР Quartus II.