2.2 Проектирование промежуточной части усилителя.
Промежуточная часть проектируемого устройства состоит из усилительного каскада, выполненного на операционных усилителях К140УД26, ФВЧ и ФНЧ. ФВЧ включаем на входе промежуточной части, чтобы уменьшить приведенный ко входу дрейф нуля, ФНЧ включаем на выходе промежуточной части.
Расчет фнч.
В качестве фильтра низких частот используем пассивный RC-фильтр:
Рисунок 5 - фильтр низких частот.
Рассчитаем его параметры:
Возьмём
=
2200нФ (ряд Е3)
Выберем
291
Ом из ряда Е192.
Расчет фвч.
В качестве фильтра высоких частот используем пассивный RC-фильтр:
Рисунок 6 - Фильтр высоких частот.
Рассчитаем его параметры:
;
Выберем
конденсатор из ряда Е6:
=22
нФ;
Тогда
Выберем резистор
из ряда Е192
1200
Ом;
Коэффициент усиления промежуточной части усилителя
,
где Кu вх – коэффициент усиления входной части; Кu вых – коэффициент усиления выходной части.
;
Разобьем промежуточный каскад усилителя на четыре части с коэффициентами усиления каждый по 10. При этом будем использовать неинвертирующую схему включения операционного усилителя:
Рисунок 7 - Промежуточный каскад.
Коэффициент усиления по напряжению промежуточной части равен:
;
Рассчитаем параметры каждого операционного усилителя.
Для DA2:
Зададим
коэффициент усиления 
;
;
;
;
;
Выберем номиналы резисторов из номинального ряда Е192:
;
.
;
;
.
.
;
.
.
.
.
.
Проверка погрешности коэффициента усиления:
Максимальная погрешность коэффициента усиления напряжения в рабочем диапазоне частот не более 3%, то есть техническое требование выполняется.
-
Расчет логической части.
Логическая
часть должна обеспечить коммутацию
измерительного усилителя напряжение
с входом 1, если выполняется логическое
уравнение:
если оно не выполняется то со входом 2.
Логическая часть состоит:
-
Логического блока
-
Делителей напряжения
-
Электронного ключа
2.1 Расчет логического блока.
Логический блок данного прибора решает логическое уравнение вида:
Преобразуем данную функцию.
Составляем схему логического блока, который будет решать это уравнение.
Рисунок 8 - Логический блок.
Составим таблицу истинности данного логического блока:
|
a |
b |
c |
d |
y |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
1 |
0 |
|
0 |
0 |
1 |
0 |
0 |
|
0 |
0 |
1 |
1 |
1 |
|
0 |
1 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
0 |
1 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
0 |
|
1 |
0 |
1 |
1 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
0 |
1 |
1 |
|
1 |
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Таким образом, в семи случаях из 16 возможных на выходе логического блока получается сигнал 1, во всех остальных случаях на выходе будет низкий уровень. Сигналы на входах имеют потенциал 0 В и 28 В. Цифровую часть можно построить на ЛЭ семейства ТТЛ, для используемых серий микросхем данного семейства низкий уровень имеет напряжение не более 0,4 В, а высокий - более 2,4 В. На каждый вход логического блока ставим делитель напряжения, для того чтобы получить на входе напряжение 2,4 В.
По справочнику подбираем микросхемы подходящей серии. В качестве элемента 2И-НЕ используется 3 элемента 2И-НЕ микросхемы К155ЛА3 и 1 элемент 3И-НЕ микросхемы К155ЛА4.
Характеристики микросхемы К155ЛА3 приведены в Приложении Б. Характеристики микросхемы К155ЛА4 приведены в Приложении Г.