Федеральное агентство по образованию

Государственное образовательное учреждение высшего профессионального образования

Уфимский государственный авиационный технический университет

ИЗУЧЕНИЕ РАЗЛИЧНЫХ ТИПОВ ТРИГГЕРОВ

МЕТОДИЧЕСКИЕ УКАЗАНИЯ

к лабораторным работам по курсу «Электроника и микропроцессорная техника»

Уфа 2006

ИЗУЧЕНИЕ РАЗЛИЧНЫХ ТИПОВ ТРИГГЕРОВ

1. Цель работы

Изучение параметров, назначения и принципа работы различных типов триггеров, используемых в цифровых устройствах, а также овладения навыками сбора простейших цифровых схем.

2. Теоретическая часть

Триггером называется устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачком переходить из одного устойчивого состояния в другое состояние, и любое состояние сохраняется сколько угодно долго после снятия управляющего напряжения. Поэтому триггер способен хранить 1 бит информации «0» или «1». В цифровой технике триггеры используются в качестве ячейки памяти, элемента задержки, пересчетной ячейки и т.д. В интегральном исполнении триггеры реализуются на универсальных логических элементах ИЛИ ‑ НЕ и И ‑ НЕ.

Триггеры подразделяются по способу записи информации на асинхронные и синхронные. В асинхронном триггере изменение его состояния происходит непосредственно потенциалом управляющего сигнала. А у синхронного триггера, кроме информационных входов, имеются входы синхронизации. Такой триггер реагирует на входные информационные сигналы только в определенные моменты времени, которые задаются с помощью дополнительного входного сигнала синхронизации. Причем управление может осуществляться либо потенциалом импульса синхронизации, либо его фронтом,

По функциональному признаку, т.е. по особенности организации логического управления, триггеры подразделяют на RS, JK, D, T-типы.

Асинхронные триггеры

Асинхронным называется триггер, который переходит из одного устойчивого состояния в другое при воздействии управляющих сигналов.

RS-триггер с прямыми входами. Такой триггер реализуется на двух универсальных логических элементах ИЛИ ‑ НЕ (рис. 8).

а б в

Рис. 1. RS-ттриггер с прямыми входами (а), условное обозначение (б) и временная диаграмма (в)

Триггер имеет два выхода (прямой и инверсный ) и два входа. Вход, подача сигнала на который переводит триггер в состояние =1, называется S-входом (англ. set - установка). Вход, подача сигнала на который переводит триггер в состояние =0, называется R-входом (reset - сброс).

При наличии на входах уровней «0» (S=0, R=0) на выходе может быть либо уровень «1», либо «0». Примем для определенности, что =1 (рис. 1, а). Тогда на инверсном выходе будет =0. Это состояние триггера является устойчивым. В таком состоянии подача сигнала (уровня «1») на S-вход не изменяет состояние триггера. Подача же сигнала на R-вход (R=1) переведет триггер в другое устойчивое состояние (=0, =1), в котором он будет оставаться и после окончания входного сигнала. Если на триггер, находящийся в состоянии =0, =1 подать сигнал S=1, то он перейдет в исходное состояние =1, =0, и будет находиться в нем после окончания входного сигнала. Поскольку триггер сохраняет свое состояние и после окончания сигнала, то он как бы «запоминает» ту информацию, которая поступила на его вход, т.е. обладает свойством памяти.

Переключение триггера под действием входных сигналов описывается таблицей переключений, аналогичной таблице истинности логического элемента (табл. 1). При отсутствии входных сигналов триггер сохраняет свое исходное состояние (две верхние строки таблицы).

Таблица 1 переключений RS-триггера с прямыми входами

0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0
1	1	1

При воздействии сигнала =1 триггер переходит в состояние =0 ( - состояние триггера после воздействия входного сигнала) независимо от значения ( - состояние триггера до воздействия входного сигнала). Когда подается сигнал =1, триггер устанавливается в состояние =1.

Особо следует рассмотреть случай одновременного воздействия входных сигналов =1, =1. При таком сочетании входных сигналов на обоих выходах будут одинаковые сигналы = 0, что противоречит логике функционирования триггера (сигналы на выходах триггера всегда должны быть инверсны друг другу). Такое сочетание входных сигналов является запрещенным, и поэтому значение в двух нижних строках таблицы обозначено через X. Как видно, выходной сигнал зависит не только от входных сигналов и но и от выходного сигнала , т.е . Устройства, которые реализуют такую функциональную зависимость сигналов, называются конечными автоматами.

Процесс переключения триггера из одного устойчивого состояния в другое происходит в течение определенного промежутка времени , который равен сумме среднего времени задержки распространения сигнала двух логических элементов, из которых состоит триггер: . Конкретное значение напряжений и зависит от типа использованных в триггере логических элементов.

RS-триггер с инверсными входами. Такой триггер реализуется на двух универсальных логических элементах И ‑ НЕ (рис. 2). Он также имеет два выхода и два входа и . Режим хранения информации обеспечивается, когда на обоих входах уровни «1».

а б в

Рис. 2. RS-триггер с инверсными входами (а), условное обозначение (б), временная диаграмма работы (в)

Переключение триггера из одного устойчивого состояния в другое осуществляется путем подачи на тот или иной вход уровня «0».

Если в исходном состоянии =1, =0 то при подаче на - вход уровня «0» триггер переходит в другое устойчивое состояние =0, =1 (рис. 9, в). А при =0 триггер перейдет в исходное состояние =1, =0. Так как переключение такого триггера происходит при подаче на вход уровня «0», т.е. инверсии «1», то отсюда и название «RS-триггер с инверсными входами».

В таком триггере также имеется запрещенная комбинация входных сигналов, а именно = 0. При этом выходные сигналы == 1, что недопустимо.

Переключение триггера под действием входных сигналов описывается таблицей переключений, (табл. 2).

Таблица 2 переключений RS-триггера с инверсными входами

0	0	0
0	0	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

JK-триггер. Триггеры JK-типа называют универсальными. JK-триггер обычно выполняется синхронным и двухступенчатым. Структурная схема JК-триггера включает в себя два RS-триггера с инверсными входами и четыре логических элемента И – НЕ (рис. 3).

Он состоит из основного RS-триггера, в который записывается проходящая информация, и вспомогательного RS-триггера, в который переписывается информация из основного триггера. JK-триггер функционирует как RS-триггер, но в нем устранена неопределенность, возникающая у RS-триггера, когда R=S=1, т.е. в таком триггере нет запрещенных комбинаций входных сигналов. Он имеет два информационных входа. При этом вход J эквивалентен входу S, а вход K - эквивалентен входу R. Подача сигнала на вход устанавливает триггер в состояние =1, а сигнал, поданный на вход , переводит триггер в состояние =0. Если на входы J и K подаются сигналы логической единицы, то состояние JK-триггера меняется на противоположное в момент окончания каждого импульса синхронизации.

а б

Рис. 3. JK-триггер (а), условное обозначение (б)

Переключение триггера под действием входных сигналов описывается таблицей переключений, (табл. 3).

Таблица 3 переключений JК-триггера

0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Промышленностью выпускаются JK-триггеры, которые, как правило, имеют несколько входов J и K, что расширяет функциональные возможности микросхем. Кроме этого в JK-триггерах имеются дополнительные входы  ‑  предустановки S и сброса R, которые позволяют установить триггер в нужное начальное состояние.

Свойство JК-триггера переходить в инверсное состояние при одновременной подаче входных сигналов = 1 позволяет создать на его основе счетный Т-триггер. Для этого достаточно объединить входы J и К. Тогда триггер будет переключаться при подаче каждого входного сигнала.

Синхронные триггеры

Наличие времени задержки распространения сигнала у логических элементов приводит к тому, что в цифровых системах в определенные (короткие) моменты времени, возможно, появление ложной информации на выходе, не соответствующей поданным на вход сигналам.

Например, в рассмотренных асинхронных RS-триггерах правильная информация возникает не в момент подачи входного сигнала, а по истечении времени срабатывания триггера . Поэтому с целью правильного функционирования сложных цифровых устройств информация снимается или передается на последующие устройства не непрерывно, а только в такие моменты времени, когда появление ложной информации заведомо исключено. Для обеспечения такого режима работы используются тактовые (синхронизирующие) импульсы, которые подаются с определенным периодом.

Триггеры, работающие с использованием синхронизирующих сигналов, называются синхронными или тактируемыми.

Синхронный RS-триггер состоит из асинхронного RS-триггера с инверсными входами и двух логических элементов И ‑ НЕ, обеспечивающих синхронный режим работы (рис. 4).

а б

Рис. 4. Синхронный RS-триггер (а), условное обозначение (б)

Буквой обозначен вход тактовых (синхронизирующих) импульсов. При наличии входного сигнала (=1 или =1) переключение триггера происходит только при подаче тактового импульса = 1, так как только при этом условии на одном из входов асинхронного триггера возникает сигнал «0». Синхронный RS-триггер также имеет запрещенную комбинацию входных сигналов.

Рис. 5. Временная диаграмма работы синхронного RS-триггера

На временной диаграмме (рис. 5) рассмотрим моменты времени, когда имеются импульсы синхронизации. Так в момент времени схема находится в нулевом состоянии, которое не изменяется. Переключение в единичное состояние происходит в момент времени . В момент времени схема не переключается в единичное состояние, так как она уже в нем находится, а в момент времени сигналы  0 и схема остается в предыдущем состоянии. Переключение происходит лишь в момент времени , когда приходит тактовый импульс.

Тактируемые D-триггеры могут быть с потенциальным и динамическим управлением. У триггеров с потенциальным управлением информация записывается в течение времени, при котором уровень сигнала С=1. А в триггерах, с динамическим управлением информация записывается только в течение перепада напряжения на входе синхронизации.

Динамические входы изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы , то триггер «срабатывает» по фронту входного импульса, если вершина треугольника обращена наружу микросхемы , то триггер «срабатывает» по срезу импульса. В таком триггере информация на коде может быть задержана на один такт, отношению к входной информации.

Тактируемый D-триггер. Триггеры D-типа иногда называют триггерами задержки. Схема D-триггера состоит из синхронного RS-триггера и инвертора рис. 6.

а б в

Рис. 6. Схема D-триггера (а), условное обозначение (б), временные диаграммы работы (в)

Благодаря инвертору невозможно запрещенное состояние сигналов на входах R и S.

Он имеет информационный вход D и вход синхронизации . Если уровень сигнала на входе =0, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе. При подаче на вход синхронизации уровня С=1 информация на прямом выходе будет повторять информацию, подаваемую на вход D. Т.о. при С=0 сигнал на выходе триггера , а при С=1 сигнал на выходе триггера . Таблица истинности тактируемого D-триггера имеет вид (табл. 4):

Таблица 4

0	0	0
0	1	0
1	0	1
1	1	1

где -логический уровень на прямом выходе до подачи импульса синхронизации; -логический уровень на прямом выходе после подачи импульса синхронизации.

Из временных диаграмм (рис. 6, в) видно, что в D-триггер записывается та информация, которая была на входе D до прихода импульса синхронизации, причем выходной сигнал Q сохраняется до прихода очередного импульса синхронизации. В таком триггере происходит задержка сигнала на выходе по отношению к сигналу, поданному на вход, на время паузы между синхросигналами. Для устойчивой работы триггера необходимо, чтобы в течение синхроимпульса информация на входе была неизменной.

Счетный Т-триггер или триггер со счетным входом.

В сериях выпускаемых микросхем Т-триггеров, как правило, нет. Его можно построить на основе схемы тактируемого D-триггера с динамической синхронизацией, если его инверсный выход соединить с информационным входом , а информационный сигнал подать на вход (рис. 7).

а б

Рис. 7. Схема Т-триггера (а), временные диаграммы работы (б)

Таким образом, этот триггер будет иметь один управляющий вход и два выхода и . Информация на выходе такого триггера меняет свой знак на противоположный при каждом положительном (или при «каждом отрицательном») перепаде напряжения на входе, т.е. состояние триггера меняется на противоположное при каждом перепаде импульса напряжения на входе синхронизации и триггер как бы считает проходящие импульсы.

Как видно из диаграммы работы (рис. 7, б), частота сигнала на выходе Т-триггера в два раза ниже частоты сигнала на входе, поэтому такой триггер можно использовать как делитель частоты, или как двоичный счетчик.

Синхронный JK-триггер имеет такую же структуру, что и асинхронный. Отличие состоит в том, что входные логические элементы И ‑ НЕ имеют дополнительный третий вход (на рис. 3 показан штриховой линией), на который подаются тактовые импульсы. Переключение триггера при наличии соответствующего входного сигнала происходит по окончании тактового импульса.

На базе синхронного JK-триггера (рис. 8, а) строятся: счетный (Т-триггер) и триггер задержки (D-триггер) (рис. 8, б).

а б в

Рис. 8. Синхронный JK-триггер (а), счетный Т-триггер (б), D-триггер задержки (в)

Синхронный счетный Т-триггер получают, объединяя информационные входы J и К (рис. 8, б). Управляющие сигналы подаются на объединенный вход, а тактовые импульсы на вход .

Синхронный триггер задержки получают путем объединения входа с входом через инвертор (рис. 8, в). При таком включении независимо от значения сигнала на одном из управляющих входов всегда будет уровень «1». Таким образом, исключается комбинация входных сигналов = 1 и = 0. Cинхронный D-триггер осуществляет задержку сигнала на один такт.

Рассмотренные простейшие схемы триггеров обладают памятью и называются симметричными триггерами. Промышленностью выпускаются и несимметричные триггеры, которые часто называют триггерами Шмитта. Нессиметричный триггер  ‑  это регенеративное устройство, имеющее гистерезисную передаточную характеристику, у которой выходной сигнал может принимать два значения. Он обычно используется для формирования резких перепадов напряжения из сравнительно медленно изменяющихся входных сигналов. В отличие от симметричного триггера у несимметричных триггеров нет памяти о предыдущем состоянии.

Особенности применения триггеров

На практике необходимость реализации различных схемотехнических вариантов цепей управления привела к разработке в каждом конструктивно-технологическом исполнении различных типов триггеров. При этом для переключения состояния триггера используются статический запуск уровнями напряжений, запуск полным тактовым импульсом или только одним из его (положительным или отрицательным) фронтов, применяется также импульсный запуск по переменной составляющей тактовой последовательности.

В составе серий ТТЛ и ТТЛШ выпускаются микросхемы, содержащие все основные типы триггеров, которые используются для проектирования делителей частоты, регистров, схем памяти небольшой емкости.

Для организации цепей синхронизации применяются счетные триггеры, основными из которых являются синхронные JK-триггеры с различием по виду синхронизации (по фронту или срезу). Основным элементом счетных устройств является RS-триггер с парафазными выходами для записи информации. К типичным представителям этих устройств относится микросхема типа ТР2, включающая в себя четыре таких элемента. Для расширения функциональных возможностей два триггера из четырех имеют по два входа S, логически объединенных по схеме И, а в отрицательной логике ‑ по ИЛИ. Достаточно на одном из входов S триггера установить низкий уровень напряжения, а на входе R разрешить запись соответствующей информации высоким уровнем, и триггер установится в состояние высокого уровня.

Для построения параллельных регистров можно использовать D-триггеры (ТМ2, ТМ5, ТМ7 и др.). Каждому разряду числа, записанному в регистр, соответствует, свой разряд регистра, выполненный на одном триггере. Микросхемы типа ТМ8, ТМ9 без подключения связей между разрядами являются также параллельными регистрами. На этих микросхемах можно построить регистры сдвига для реализации функций преобразования кодов.

Все типы триггерных схем имеются и в составе микросхем КМОПТЛ. Каждая микросхема является многоканальной и содержит два-четыре триггера в одном корпусе. Широкие диапазоны питающих напряжений триггеров микросхем КМОПТЛ позволяют использовать их в различных режимах, что расширяет область их применения. Так, например, максимальная длительность фронта и среза импульсов тактового сигнала микросхем типа 564ТМ2 составляет 15 мкс при = 5 В, 5 мкс при = 10 В и 1 мкс при = 15 В, минимальная длительность установки «0» и «1» равна 250 нc при = 5 В и 100 нc при = 10 В, а минимальная длительность опережения импульса информации по входу D относительно фронта тактового сигнала составляет 890 нс при = 5 В и 100 нс при = 10 В.

Микросхема 564ТМ2 может быть также использована в качестве двух разрядов регистра сдвига или в счетчике.

Для реализации режима деления на два вход триггера необходимо соединить с выходом , счетным входом при этом является вход . Кроме того, на основе этой микросхемы строятся различные схемы формирователей и генераторов, основные характеристики которых определяются значениями параметров навесных элементов микросхемы - конденсаторов и резисторов. Во всех их схемных реализациях для исключения возникновения «тиристорного эффекта» и перегрузок от тока необходимо включать в цепи питания резистор сопротивлением 1 кОм.

Для построения делителей частоты с небольшим коэффициентом деления (2...4) целесообразно использовать микросхемы типов ТМ2, ТВ1.

Реализация делителя на два на микросхеме типа 564ТВ1 достигается соединением входов J и К и подключением их к источнику питания. А при применении микросхемы типа 564ТМ2 выход (вывод 2 или 12) соединить с входом D (выводом 5 или 9).