
- •Введение
- •Выбор структурной схемы усилителя
- •1. Проектирование измерительного усилителя
- •1.1. Проектирование входной части усилителя
- •1.2. Проектирование выходной части усилителя
- •1.3. Проектирование промежуточной части.
- •2. Расчет логической части
- •2.1 Расчет логического блока
- •2.2. Расчет делителя напряжения
- •2.3. Электронный аналоговый ключ
- •3. Проектирование цифрового частотомера
- •4. Проектирование блока питания Блок питания.
- •Список литературы.
1.2. Проектирование выходной части усилителя
Рис.3
В техническом задании сказано, что максимальный выходной ток должен быть 10 мА и выходное сопротивление не более 104 Ом. Поскольку ОУ 57УД1 может обеспечить такой ток, то можно на его основе спроектировать выходной каскад. Сопротивление нагрузки для операционного усилителя DA4 должно быть не менее 2 кОм.
Возьмем R11=50 кОм, R10=10 кОм
Из ряда Е192 возьмем R12=8350 Ом
K6(50) = 4,998; K6(6000) = 4,996;.
1.3. Проектирование промежуточной части.
Рис.4
Промежуточная часть состоит из одного активного полосно-пропускающего фильтра, с полосой пропускания 50..6000 Гц, и трех усилителях, построенных на микросхеме 140УД22.
Активный фильтр:
,
примем
R4=1МОм,
тогда
,
из
таблицы номиналов возьмем С1=3,2 нФ.
,
примем
R5=
5МОм, тогда
,
из
таблицы номиналов возьмем С2=5,3 пФ.
K2(50) = 4,998; K2(6000) =4,996;.
Из таблицы номиналов E192, возьмем R6=835кОм
K2(50) = 4998; K2(10000) = 4,996;.
Из таблицы номиналов E192, возьмем R9=835кОм
Остальные два усилителя идентичны приведенному выше.
Максимальная погрешность коэффициента усиления тока в рабочем диапазоне частот не более 0,5%, то есть техническое требование выполняется
2. Расчет логической части
Логическая
часть должна обеспечить коммутацию
измерительного усилителя напряжение
с входом 1, если выполняется логическое
уравнение,
если оно не выполняется то со входом 2.
Логическая часть состоит:
-
Логического блока
-
Делителей напряжения
-
Электронного ключа
2.1 Расчет логического блока
Логический блок данного прибора решает логическое уравнение вида:
Преобразуем данную функцию.
Составляем схему логического блока, который будет решать это уравнение.
Рис.5
Составим таблицу истинности данного логического блока:
a |
b |
c |
d |
y |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
Таким образом, только в пяти случаях из 16 возможных на выходе логического блока получается сигнал 0, во всех остальных случаях на выходе будет высокий уровень. Сигналы на входах имеют потенциал 0 В и 10 В. Цифровую часть можно построить на ЛЭ семейства ТТЛ, для используемых серий микросхем данного семейства низкий уровень имеет напряжение не более 0,4 В, а высокий - более 2,4 В. На каждый вход логического блока ставим делитель напряжения, для того чтобы получить на входе напряжение 2,4 В.
По справочнику подбираем микросхемы подходящей серии. В качестве элемента И-НЕ используется две микросхемы К155ЛА3.
Характеристики микросхемы К155ЛА3:
U0вых = не более 0,4 В
U1вых = не менее 2,4 В
I0вх = не более -1,6 мА
I1вх = не более 0,04 мА
t0,1зд.р. = не более 22 нс
t1,0зд.р. = не более 15 нс
I1пот = не более 8 мА
I0пот = не более 12 мА