3 курс Электроника ИУ [препод. Мирина, Михайлов. Много вариантов курсовых, лабы] / 3-лекции и лабы / лабы по электронике / elektron_ligik-lab2

Составитель: Т.В. Мирина

УДК

ББК

Изучение различных типов триггеров, используемых в цифровой электронике: Методические указания к лабораторным работам по дисциплине «Электроника и МПТ» /Уфимск. гос. авиац. техн. ун-т; Сост.: Т.В. Мирина. Уфа, 2008. – 30 с.

Рассмотрены назначение и принцип работы RS-, JK-, D-, Т- триггеров а также триггера Шмитта, используемых в цифровых устройствах, а также особенности их применения, рассмотрены основные схемы включения и временные диаграммы их работы.

Предназначены для студентов 3 курса, обучающихся по

ционно-измерительная техника и технологии» и направлении подготовки дипломированных специалистов 200400 –«Биомеди- цинская техника», специальностей 200401 –«Биотехнические и медицинские аппараты и системы» и 200402 –«Инженерное дело в медико-биологической практике» очной и заочной форм обучения, а также могут быть полезны студентам других специальностей.

Ил.: 21. Библиогр.: 7 назв.

Рецензенты:

доцент кафедры ИИТ

©Уфимский государственный авиационный технический университет, 2008

2

СОДЕРЖАНИЕ

Лабораторная работа. ИЗУЧЕНИЕ РАЗЛИЧНЫХ

ТИПОВ ТРИГГЕРОВ, ИСПОЛЬЗУЕМЫХ В ЦИФРОВОЙ ЭЛЕКТРОНИКЕ

1.Цель работы…...…………………………………………………4

2.Теоретическая часть………...…….……………………………..4

2.1.Основные понятия…………………………………………4

2.2.Асинхронные триггеры……………………………………6

2.3.Синхронные триггеры……………….…………………....12

2.4.Триггер Шмитта…………………………………………17

2.5.Особенности применения триггеров…………………….19

2.6.Микросхема D-триггера К555ТМ2……………………….20

2.7.Микросхема JK-триггера К555ТВ6..…………………….22

3.Задание………………………………………………………….23

4.Требования к оформлению отчета…………………………….28

5.Контрольные вопросы………………………………………….28 Список используемой литературы……………..………………...30

3

ИЗУЧЕНИЕ РАЗЛИЧНЫХ ТИПОВ ТРИГГЕРОВ, ИСПОЛЬЗУЕМЫХ В ЦИФРОВОЙ ЭЛЕКТРОНИКЕ

1. ЦЕЛЬ РАБОТЫ

Изучение параметров, назначения и принципа работы RS-, JK-, D-, Т-триггеров и триггера Шмитта, используемых в цифровых устройствах, а также овладения навыками пайки простейших цифровых схем.

2. ТЕОРЕТИЧЕСКАЯ ЧАСТЬ

2.1. Основные понятия

Триггеры являются простейшими представителями цифровых микросхем, имеющих внутреннюю память. Если выходные сигналы логических элементов однозначно определяются их текущими входными сигналами, то выходные сигналы микросхем с внутренней памятью зависят также и от того, какие входные сигналы и в какой последовательности поступали на них в прошлом, то есть они помнят предысторию поведения схемы. Именно поэтому их применение позволяет строить гораздо более сложные и интеллектуальные цифровые устройства, чем в случае простейших микросхем без памяти.

Триггеры сохраняют свое состояние только до тех пор, пока на них подается напряжение питания. Их память относится к типу

оперативной (в отличие от постоянной памяти и перепрограммируемой постоянной памяти, которым отключение питания не мешает сохранять информацию).

После выключения питания и его последующего включения триггеры переходят в случайное состояние, то есть их выходные сигналы могут устанавливаться как в уровень логической единицы, так и в уровень логического нуля. Это необходимо учитывать при проектировании схем.

Большое преимущество триггеров перед другими типами микросхем с памятью является их максимально высокое быстродействие (то есть минимальные времена задержек

4

срабатывания и максимально высокая допустимая рабочая частота). Именно поэтому триггеры иногда называют также сверхоперативной памятью. Однако недостаток триггеров в том, что объем внутренней памяти очень мал, они могут хранить только отдельные сигналы, биты информации. Поэтому триггер можно рассматривать как одноразрядную ячейку памяти.

Триггером («trigger» или «flip-flop»)называется устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачком переходить из одного устойчивого состояния в другое. Любое состояние сохраняется сколько угодно долго после снятия управляющего напряжения. Поэтому триггер способен хранить 1 бит информации - лог.0 или лог.1. В цифровой технике триггеры используются в качестве ячейки памяти, элемента задержки, пересчетной ячейки и т.д. В основе любого триггера лежит схема из двух логических элементов, которые охвачены положительными обратными связями (т.е. сигналы с выходов подаются на входы). В результате подобного включения схема может находиться в одном из двух устойчивых состояний, причем находиться любое время, пока на нее подано напряжение питания. В интегральном исполнении триггеры реализуются на универсальных логических элементах ИЛИ - НЕ и И - НЕ.

Триггеры подразделяются по способу записи информации на

асинхронные и синхронные. В асинхронном триггере изменение его состояния происходит непосредственно потенциалом управляющего сигнала. А у синхронного триггера, кроме информационных входов, имеются входы синхронизации. Такой триггер реагирует на входные информационные сигналы только в определенные моменты времени, которые задаются с помощью дополнительного входного сигнала синхронизации. Причем управление может осуществляться либо потенциалом импульса синхронизации, либо его фронтом.

По функциональному признаку, т.е. по особенности организации логического управления, триггеры подразделяют на RS,

JK, D, T-типы.

5

2.2. Асинхронные триггеры

Асинхронным называется триггер, который переходит из одного устойчивого состояния в другое при воздействии управляющих сигналов.

RS-триггер с прямыми входами. Такой триггер реализуется на двух универсальных логических элементах ИЛИ - НЕ (рис. 1).

Рис. 1. RS-триггер с прямыми входами (а), условное обозначение (б), временная диаграмма работы (в)

Триггер имеет два выхода (прямой Q и инверсный Q ) и два входа. Вход, подача сигнала на который переводит триггер в состояние Q =1, называется S-входом (англ. set - установка). Вход, подача сигнала на который переводит триггер в состояние Q =0, называется R-входом (reset - сброс).

При наличии на входах уровней лог.0 (S=0, R=0) на выходе Q может быть либо уровень лог.1, либо лог.0. Примем для определенности, что Q =1 (рис. 1, в). Тогда на инверсном выходе будет Q =0. Это состояние триггера является устойчивым. В таком состоянии подача сигнала лог.1 на S-вход не изменяет состояние триггера. Подача же сигнала лог.1 на R-вход переведет триггер в другое устойчивое состояние ( Q =0, Q =1), в котором он будет оставаться и после окончания входного сигнала. Если на триггер,

6

находящийся в состоянии Q =0, Q =1 подать сигнал S=1, то он перейдет в исходное состояние Q =1, Q =0, и будет находиться в нем после окончания входного сигнала. Поскольку триггер сохраняет свое состояние и после окончания сигнала, то он как бы «запоминает» ту информацию, которая поступила на его вход, т.е. обладает свойством памяти.

Переключение триггера под действием входных сигналов описывается таблицей переключений, аналогичной таблице истинности логического элемента (таблица 1). При отсутствии входных сигналов триггер сохраняет свое исходное состояние (две верхние строки таблицы).

Таблица 1

Состояния RS-триггера с прямыми входами

При воздействии сигнала Rn =1 триггер переходит в состояние Qn 1=0 (Qn 1 - состояние триггера после воздействия входного сигнала) независимо от значения Qn (Qn - состояние триггера до воздействия входного сигнала). Когда подается сигнал Sn =1, триггер устанавливается в состояние Qn 1=1.

Особо следует рассмотреть случай одновременного воздействия

инверсны друг другу). Такое сочетание входных сигналов является запрещенным, и поэтому значение Qn 1 в двух нижних строках

таблицы обозначено через X. Из таблицы 1 видно, что выходной

которые реализуют такую функциональную зависимость сигналов, называются конечными автоматами.

Процесс переключения триггера из одного устойчивого состояния в другое происходит в течение определенного промежутка времени tn , который равен сумме среднего времени задержки

распространения сигнала двух логических элементов, из которых

RS-триггер с инверсными входами. Такой триггер реализуется на двух универсальных логических элементах И - НЕ (рис. 2). Он также имеет два входа S и R и два выхода Q и Q . Режим хранения информации обеспечивается, когда на обоих входах уровни лог.1.

Рис. 2. RS-триггер с инверсными входами (а), условное обозначение (б), временная диаграмма работы (в)

8

Переключение триггера из одного устойчивого состояния в другое осуществляется путем подачи на тот или иной вход уровня

триггера происходит при подаче на вход уровня лог.0, т.е. инверсии уровня лог.1, то отсюда и название «RS-триггер с инверсными входами».

В таком триггере также имеется запрещенная комбинация входных сигналов, а именно Sn Rn = 0. При этом выходные сигналы Q =Q = 1, что недопустимо.

Переключение триггера под действием входных сигналов описывается таблицей переключений, (таблица 2).

Таблица 2

Состояния RS-триггера с инверсными входами

Буквенное обозначение микросхем RS-триггеров – «ТР».

JK-триггер. Триггеры JK-типа называют универсальными. JK-триггер обычно выполняется синхронным и двухступенчатым. Структурная схема JК-триггера включает в себя два RS-триггера с

9

инверсными входами и четыре логических элемента И – НЕ (рис. 3). JK-триггер состоит из основного RS-триггера, в который

записывается проходящая информация, и вспомогательного RS- триггера, в который переписывается информация из основного триггера. JK-триггер функционирует как RS-триггер, но в нем устранена неопределенность, возникающая у RS-триггера, когда R=S=1, т.е. в таком триггере нет запрещенных комбинаций входных сигналов. Он имеет два информационных входа. При этом вход J эквивалентен входу S, а вход K - эквивалентен входу R.

Рис. 3. JK-триггер (а), условное обозначение (б)

Пусть в исходном состоянии Q = 1, Q = 0. При этом J K 0.

Выбранному исходному сочетанию входных и выходных сигналов триггера соответствует вполне определенное состояние элементов, составляющих JK-триггер. Это состояние характеризует первая цифра (лог.0 или лог.1 рис. 3, а) из трех, относящихся к данному входу или выходу элемента. При таком состоянии сигнал J = 1 не будет оказывать воздействие на схему, так как выходной сигнал первого логического элемента не изменится. При подаче сигнала К = 1 на выходе второго логического элемента возникает уровень лог.0 и состоянию элементов схемы будет соответствовать вторая цифра (рис. 3, а). Следует отметить, что при этом состояние выходного RS-триггера не изменится. И только после окончания входного сигнала ( К = 0) произойдет переключение выходного

RS-триггера и схема перейдет в состояние Q = 0, Q = 1. Этому

10