4.3. Запоминающие устройства

Регистры памяти применяются для хранения информации, представленной в виде двоичного кода. Такие регистры должны по тактовому разрешающему сигналу принимать параллельный код входной информации и хранить его до прихода следующего тактового импульса.

Для построения регистров памяти наиболее удобны D-триггеры. На рис.1 показана схема четырехразрядного регистра памяти К155ТМ5. Он содержит четыре тактируемых потенциа­лом D-триггера. Если на тактовые входы триггеров подан потен­циал С = 1, то информация со входов D₁–D₄ устанавливает триг­геры Т1–Т4 в соответствующие состояния. При С = 0 триггеры хранят запомненную информацию вне зависимости от того, ка­кие потенциалы присутствуют при этом на входах D₁–D₄.

Регистры памяти могут быть выполнены и на триггерах дру­гих типов, например на SR- и JK-триггерах. Однако при этом нужно дополнять каждый триггер инвертором, обеспечивающим подачу на вход R (или К) сигнала, инверсного по отношению к сигналу на входе S (или J). Таким способом мы из SR- и JK-триггеров получали бы D-триггеры, которые затем приме­няли бы так, как показано на рис. 118. Если подлежащая хра­нению информация представлена и прямыми, и инверсными значениями сигнала, то упомянутые выше инверторы, есте­ственно, оказываются лишними.

Тактируемые фронтом триггеры могут также использоваться в регистрах памяти. При этом обновление запоминаемой информации будет происходить только в моменты существования соответствующего перепада на тактовом входе.

Рис. 118. Регистр памяти К155ТМ5

Регистры памяти представляют собой простейшие оперативные запоминающие устройства (ОЗУ). В настоящее время разработаны различные типы интегральных ОЗУ довольно большой емкости. Запись информации в определенную ячейку таких ОЗУ и считывание этой информации производится при наборе на адресных входах ОЗУ кода адреса данной ячейки.

4.4. Преобразователи кодов

Преобразователи код – частота (ПКЧ) находят широкое применение в технике частотно-цифрового моделирования и в частотно-цифровых приборах с обратной связью.

Двоично-десятичные делители входной частоты f₀ широко применяются для преобразования в частоту двоично-десятичного кода.

Подобный преобразователь с синхронным двоично-десятич­ным делителем, работающим в коде 8-4-2-1, показан на рис. 119. Для большей наглядности в нижней части рис. 119 показана также схема счетчика, работающего в коде 5-2-1-1, в котором хранится код числа А, преобразуемый в частоту. Необходимо обратить внимание на то, .что старший, четвертый, триггер счетчика числа А управляет пропусканием на выход частотного компонента с младшего, первого, триггера делителя частоты fo, третий триггер счетчика управляет частотным компонентом второго триггера делителя и т. д. При любом значе­нии числа А среднее значение выходной частоты будет Afo/10

так как из каждых десяти импульсов частоты fo на выход ПКЧ будут пропускаться импульсы, число которых равно числу А.

ПКЧ для других двоично-десятичных кодов могут быть построены подобно описанному только что ПКЧ для кода 5-2-1-1. Необходимо лишь в каждом случае подбирать (или синтезировать) такой двоично-десятичный делитель, который бы обеспечивал получение частотных компонентов, соотносящихся между собой так же, как веса двоичных разрядов в преобразуе­мом двоично-десятичном коде.

Рис. 119. Двоично-десятичный преобразователь код-частота

В заключение обратим внимание на то, что импульсы на выходе рассмотренных ПКЧ следуют в общем случае неравномерно и приведенные соотношения для выходной частоты верны лишь в среднем.