Этап 1. Этап конфпгурпрованпя аппаратных ресурсов кристалла

Поскольку в составе кристалла присутствуют элементы трех частей стандартной мик- роконтроллерной системы: периферийные элементы стандартнго микроконтроллера (порты ввода/вывода, таймеры, система прерываний и др.), элементы конфигурируемой системной логики — CSL (ячейки FPGA и средства их межсоединений) и, наконец, элементы интерфейса между этими частями, то САПР Triscend позволяет конфигурировать элементы всех частей. Основное окно САПР, управляющее потоком проектирования для Triscend FastChip (так же как и в других САПР для кристаллов класса SОС), предоставляет возможность работать с каждой частью отдельно.

Для стандартных элементов МК, которые будут использоваться программным обеспечением, САПР в интерактивном режиме позволяет определить как требуемую конфигурацию, так и данные, поддерживающие выбранную конфигурацию. Все данные будут вдальнейшем автоматически трансформ ироваться в требуемые управляющие слова программного обеспечения.

для разработки конфигурации системной логики (CSL) САПР также обеспечивает удобный интерактивный механизм выбора составных фрагментов и способа их объединения. Фрагменты могут браться либо из состава системной библиотеки САПР (порты, счетчики, сумматоры и др.), либо импортироваться из других САПР. Настройка параметров фрагмен- тов и их объединение осуществляются путем задания для блочного (интерфейсного) ото- бражения фрагментов имен соединяющих цепей (сигналов в будущем описании конфигура- ционной части кристалла на языке VHDL).

Аналогично решаются и вопросы интерфейсной части проекта.

После запуска САПР Triscend FastChip пользователь получает доступ к проектному окну. Используя это окно, он должен задать тип целевого кристалла и дать имя создаваемому проекту.Далее разработчик переходит к работе в основном окне САПР Triscend FastChip. Помимо традиционной панели инструментов у разработчика появляется доступ к тремин терактивным областям: области предопределенных ресурсов МП-ядра (таймерам, контрол- леру прерываний и т. д.), области ресурсов программируемой логики (CSL) и области про граммирования контактов ввода/вывода. Кроме того, действия проектировщика находят отражение в области оценки затрат на реализацию проекта (число используемых ячеек, контактов и селекторов ввода/вывода).

дальнейшие действия проектировщи ка связаны с необходимостью определения усло вий тактирования кристалла и особенностей реализации интерфейса с загрузочной памятью (памятью конфигурации и программного кода МП).Для тактирования проектировщик может выбрать один из альтернативных вариантов: использование внутреннего генератора (невы- сокой стабильности), внешнего генератора или внешнего кварцевого резонатора. Кроме того, возможно определение имен внутренних буферизирующих каскадов, которые в последствии могут использоваться для тактирования тех или иных фрагментов в области ресурсов про- граммируемой логики (CSL).Для подключения внешней памяти необходимо определить параметры интерфейсного блока — реально требуется задать объем БИС параллельной памяти (в диапазоне от 256 Кб до 16 Мб).

Следующим шагом на этом этапе является выбор ресурсов из числа предопределенных ядром МП для кристалла ТЕ. Вызван выбранный ресурс, проектировщик получает доступ к управляющим полям ресурса, включая как требуемые режимы работы, так и необходимые загружаемые инициализирующие данные. Результатом работы является создание инициа- лизирующих подпрограмм для программ начальной установки микроконтроллерного ядра. В любой момент времени можно контролировать воздействие установок проектировщика на инициализиционный файл (Initialization Fale), вызван просмотр заголовка (View Header).

Содержание очередного шага сводится к спецификации требуемых ресурсов конфигури- руемой системной логики (CSL).Построение пользовательской конфигурации этой области кристалла может строиться с привлечением элементов двух типов. Проектировщик может пользоваться библиотечными элементами САПР Triscend FastChip и элементами, импорти- руемыми из других САПР. Библиотечные элементы Triscend FastChip охватывают достаточ- но широкий диапазон обычно требуемых устройств и включают элементы и узлы стандарт ной микропроцессорной периферии (параллельные и последовательные порты, блоки памя ти, расширители прерываний и т. д.), типовые вычислительные узлы (счетчики, регистры, сумматоры и т. д.). Наличие в составе библиотеки программируемых элементов типа LUTs (Look-Up Tables) и триггеров, совпадающих по структуре с конфигурируемыми логическими элементами FPGA, создает предпосылки для разработки проектировщиком любой конфигу- рации систеной логики кристалла. Следует подчеркнуть, что проектирование на уровне этих элементов соответствует уровню ассемблерных программ без использования подпрограмм. Очень трудоемкий процесс, но с контролируемым и предсказуемым результатом.

Другой вариант состоит в использовании импорта из других САПР. Возможность исполь- зования компиляторов других САПР определяется "информированностью" этих САПР о структуре логических элементов FPGA Triscend.В настоящий момент фирмой " Triscend" разработана стыковка с двумя САПР. Один вариант соответствует схемотехнической форме спецификации проектов в САПР фирмы ОгСАD,а другой — языковой форме проектной спецификации в пакете FPGA Express САПР фирмы "Synopsys" (язык Verilog HDL).Передача информации из этих САПР осуществляется путем формирования файлов стандарта EDIF2.0.0.В будущем следует ожидать расширения состава таких библиотеки, как следствие, возможность привлечения САПР других фирм.

для функционального моделирования аппаратной части кристалла (конфигурируемой системной логики — CSL) проектировщик может использовать САПР разнообразных фирм, а не только фирм "Synopsys" и "Cadence". Подобная возможность объясняется тем, что выходная информация практических всех САПР (на всех этапах) является унифицированной и допускает выбор языка (из числа стандартных языков описания аппаратуры — языки VHDL,EDIF,Verilog).

С точки зрения соединений элементов, можно выделить три типа элементов: интерфейсные элементы CSL, подключаемые к Configurable System Interconnect (CSI) Bus, для которых сразу выделяются селекторы (адресная выборка); элементы внутренней структуры CSL и элементы CSL,предполагающие наличие внешних выходных контактов, которые сразу же и резервируются.Соединение элементов между собой осуществляется путем сопоставления имен.

Последним шагом этого этапа является назначение (конкретизация) номеров внешних кон- тактов кристалла (из зоны элементов CSL).Этим шагом завершается этап ввода информации об аппаратной части проекта, последним действием которого является сохранение проекта.

Этап 2. Создание заголовочного файла Header

После спецификации всех аппаратных ресурсов САПР Triscend FastChip выполняет программу "secondary initilization", которая формирует так называемый заголовочный файл. Основная особенность формата этого файла состоит в том, что он содержит назначение логических адресов для симнольных имен объектов, использованных в проекте.Это является одним из удобств,предлагаемых системной интеграцией. Имена всех пользовательских модулей области CSL кристалла, связанных с интерфейсной шиной (CSI Bus) микропроцессора, становятся автоматически доступными программному обеспечению микроконтроллера и могут использоваться на последующих этапах проектирования, включая компиляцию, верификацию и отладку.